【正文】 采用。每一個加速器都會支持針對于無線網絡通信的操作。另外需要重點說明的就是這些硬件加速器僅僅是針對于通信的底層操作，并不包括完整的通信協(xié)議的執(zhí)行，通過簡單地軟件重配置該系統(tǒng)可以同時支持多種通信協(xié)議。其目的還在于最小化硬件的功能，這對于高效地支持應用需求和分離通信和處理通道很有必要。例如用于編密碼的硬件加速器[7]，它的操作包括取出必要的數(shù)據(jù)并進行加密或解密操作，具體地它可以用于加密通信數(shù)據(jù)、數(shù)據(jù)認證或者確認片外FLASH中存儲數(shù)據(jù)的安全性。這是此系統(tǒng)相對于其他保密通信系統(tǒng)的不足之處。3 通用無線傳感節(jié)點的設計和實現(xiàn)根據(jù)第二章提出的通用無線傳感器節(jié)點的硬件體系架構，在現(xiàn)有的硬件條件下，選擇特定的硬件芯片和模塊，設計了無線傳感器節(jié)點。從前一章針對傳感器節(jié)點設計要求以及應用場合的分析中可以得出，設計的無線傳感器節(jié)點必須是低功耗、小尺寸、低成本、能靈活地應用到多種場合，表1總結了無線傳感器節(jié)點的設計參數(shù)及其參考范圍。支持多通道模擬量/數(shù)字量輸入。在研究通用無線傳感器節(jié)點的體系結構的基礎上，本文進行了實際無線傳感節(jié)點的設計。選用的硬件加速器可以提高數(shù)據(jù)傳送的波特率和定時的精確度。軟件方面利用TinyOS的并行機制可以實現(xiàn)在單CPU上運行多線程的任務。該節(jié)點集成了ATMEGA128 處理器、CC1000 可調頻無線收發(fā)器、4Mb 外部串行 FLASH 存儲器AT45DB041[47]。并且應用控制器和無線收發(fā)器的直接相連使得其應用方式相當靈活。圖3 通用無線節(jié)點的結構框圖傳感功能是無線傳感器節(jié)點最基本也是最重要的功能。所以傳感器前端的核心功能模塊是將外部輸入的模擬量信號轉換成數(shù)字量的AD 轉換器。ADC 通過逐次逼近的方式將模擬量轉換成 10 位數(shù)字量，最小值對應“地”GND，最大值對應參考電壓 AREF 減去一個最低位（LSB）；參考電壓取模擬電源 AVCC或者自帶的 參考電壓，當前的參考電壓值保存在 ADC 的多路復用寄存器ADMUX 的 REFSn 位。輸入方式的選擇是通過 ADMUX 的 MUX 位來決定是單端輸入還是差分輸入。ADC 通過控制狀態(tài)寄存器 ACSRA 的 ADEN 位使能，否則電壓參考和通道選擇都無法進行。在微控制器 ATmega128 的 F 端口與 ADC 之間集成了一個 8 路模擬多路復用開關，所以端口 F 支持 8 路單端模擬電壓量輸入，同時ADC 還支持 16 種差分電壓量輸入方式；在 AD 轉換器之前，具備三種可編程增益選擇：0dB（1）20dB（10），46dB（200）。圖4 ADC的原理框圖ADC 的 10 位數(shù)字轉換結果保存在 ADC 的數(shù)據(jù)存儲器 ADCH 和 ADCL 當中，默認的存儲方式是右調整方式，可以通過設置 ADMUX 寄存器的 ADLAR位來改為左調整的存儲方式。這是因為一旦 ADCL被讀取后，ADC 就無法訪問 ADC 數(shù)據(jù)寄存器，也即一次 AD 轉換結束，不管數(shù)據(jù)是否丟失或者數(shù)據(jù)需要更新。ADC 具有一個標志轉換結束的中斷，當讀取 ADCL 和ADCH 時，ADC 不能訪問數(shù)據(jù)寄存器，此時不管有沒有結果丟失都會產生一個中斷，標志著一次 AD 轉換的結束。該位寄存器只有當轉換結束和停止時才會被硬件清零。在自由運行模式下，ADC將不斷地采樣端口并將數(shù)據(jù)保存到寄存器中；自由運行模式通過ADC的控制狀態(tài)寄存器 ADCSRA 的 ADFR 位寄存器來選擇，當該位寄存器被置 1 以后，ADC 開始轉換，并且獨立完成逐次逼近的 AD 轉換，不管 ADC 的中斷標志位和 ADIF 位是否被清零。對于差分輸入方式，轉換結果為 ADC = ( V POS ?V NEG ) ? GAIN ? 512/VREF，其中V POS代表正輸入端電壓， V NEG代表負輸入端電壓，GAIN 代表選擇的增益因子，V R EF代表選取的參圖 5 ADC 的模擬輸入電路原理圖當前的轉換結果，那只需要讀ADCH 的數(shù)值，即為轉換結果；但是如果數(shù)據(jù)結果超過 8 位，則必須首先讀取 ADCL 的值，然后再讀取 ADCH 的值，這樣才可以保證兩個存儲器中的數(shù)值是同一次 AD 轉換的結果。當 ADCH 被讀取后，ADC 可以繼續(xù)訪問數(shù)據(jù)寄存器 ADCH 和 ADCL。當 ADC 開始轉換位 ADSC 被寫入一個邏輯 1 之后，ADC 開始轉換操作。如果轉換過程中發(fā)生其他通道的操作，ADC 會一直完成此次轉換，再去選擇其他通道。圖5 ADC的模擬輸入電路原理圖當 ADC 轉換結束后，ADC 的轉換控制位 ADIF 為邏輯 1，轉換結果保存在ADC 的數(shù)據(jù)寄存器 ADCL 和 ADCH 中；對于單端輸入方式，轉換結果為ADC = V IN ? 1024/VREF，其中 VI N代表輸入引腳的電壓，V R EF代表選取的參考電壓；0x000 代表模擬地，0x3FF 代表參考電壓減去一個最低位（LSB）。結果用 2 的補碼形式表示，從 0x200 (512d) 到 0x1FF (+511d)。10 位 AD 轉換器的模擬電源引腳與微控制器的電源引腳的電壓之差不能高于 ，圖5 為 ADC 的模擬量輸入時的原理圖。 圖6 ADC電源引腳的LC網絡連接根據(jù)奈奎斯特（Nyquist）采樣定理，輸入信號的最高頻率應小于等于 ADC最高采樣頻率的一半。電路板和周圍環(huán)境中的數(shù)字電路產生的電磁干擾可能會影響到模擬信號的測量精度，所以在測量精度要求比較高的場合需要著重考慮抗干擾技術的采用：（1）模擬信號線的走線要盡可能的短；保證模擬信號的走線布置在模擬地平面的上方；使得模擬信號的走線遠離高速切換的數(shù)字信號走線。（3）采用該 ADC 特有的消噪聲的功能降低來自 CPU 的噪聲干擾。 處理核心設計設計和選擇處理核心模塊是傳感器節(jié)點設計中最關鍵的一步，因為中央處理器核心不僅要負責傳感信號的處理，而且需要調度整個節(jié)點的無線通信與系統(tǒng)操作任務的執(zhí)行。無線傳感器節(jié)點的處理器核心選用 ATMEL 公司的 ATmega128L 微控制器，ATmega128 是一款基于 AVR 精簡指令集計算機（Reduced Instruction Set Computer ， RISC ） 結 構 的 低 功 耗 CMOS （ Complementary Metal Oxide Semiconductor） 8 位單片機。圖7 是ATmega128 的引腳示意圖。所有的工作寄存器都與 ALU 算術邏輯單元直接相連，允許在一個時鐘周期內執(zhí)行的單條指令同時訪問兩個獨立的寄存器。ATmega128 具有以下特點：128K 字節(jié)具備寫操作時可讀的在系統(tǒng)可編程FLASH，4K 字節(jié)，EEPROM，4K 字節(jié) SRAM，53 個通用 I/O 口，32 個通用工作寄存器，實時計數(shù)器(RealTime Counter，RTC)，4 個具有比較模式和 PWM 的定時器/計數(shù)器，2 個 UARTs，一個兩線(InterIntegrated Circuit，I2C)串行接口，一個 8 通道 10 位具有可選增益差分輸入的 A/D 轉換器，一個帶內部振蕩器的可編程看門狗定時器，一個 SPI（Serial Peripheral Interface） 口，一個符合 IEEE 標準的 JTAG 測試接口，也可用于訪問片內 Debug 系統(tǒng)和編程，6 種可通過軟件選擇的省電模式。掉電模式時，振蕩器停止工作，所有功能都被禁止，而寄存器內容得到保留，直到下一個外部中斷或硬件復位才退出此狀態(tài)。除異步定時器和 ADC 繼續(xù)工作外，ADC 噪聲抑制模式停止 CPU運行和所有的 I/O 單元以減少 ADC 轉換時的開關噪聲。這就使得在低功耗的情況下能非?？斓膯印Ｐ酒且?ATMEL 的高密度非易失性內存技術生產的。BOOT 程序可以用任意的接口下載到應用 FLASH 程序存儲器中。通過將增強的RISC 8位CPU與FLASH集成在一個芯片內ATmega8為許多嵌入式控制應用提供了靈活而低成本的方案。圖7 ATmega128 的引腳示意圖 ATmega128 具有兩個主存儲器空間：數(shù)據(jù)寄存器和程序寄存器。為了增加數(shù)據(jù)存儲空間，在微控制器外部還擴展了一個 4Mb 的 SPI 串行接口 FLASH 數(shù)據(jù)存儲器 AT45DB041B。因為所有的 AVR 指令為 16位或 32 位，F(xiàn)LASH 組織成 64K x 16 的形式。ATmega128 的程序計數(shù)器 PC 為 16 位，因此可以尋址 64K 的程序存儲器。兩個區(qū)的存儲空間大小由 BOOTSZ 熔絲位配置，F(xiàn)LASH 存儲器映像如圖 8 所示。如果不需要 Boot Loader 功能，則整個 Flash 都可以為應用代碼所用。靈活地選擇不同的代碼保護方式。這些操作可以由一些觸發(fā)信號啟動，比如通過 USART 或 SPI 接口接收到了相關的命令。這樣，復位后 Boot Loader 立即就啟動了。MCU 本身不能改變熔絲位的設置。熔絲位只能通過串行或者并行編程的方法來改變。ATmega128 是一個復雜的微處理器，其支持的外設要比預留的 64 個 I/O(通過 IN/OUT 指令訪問) 所能支持的要多。在普通模式下，前 4352 個數(shù)據(jù)地址包含寄存器文件，I/O 存儲器，擴展的 I/O 存儲器以及內部數(shù)據(jù) SRAM。ATmega128 還可以訪問直到 64K 的外部數(shù)據(jù) SRAM。在普通模式下，寄存器文件、I/O 存儲器、擴展的 I/O 存儲器以及內部數(shù)據(jù)SRAM 占據(jù)了低4352字節(jié)；而在ATmega103兼容模式下占據(jù)了4096字節(jié)(沒有擴展 I/O)。當訪問SRAM 的地址超出內部SRAM的地址時，MCU 將對外部 SRAM 尋址（指令相同）。若要訪問外部 SRAM，必須置位 MCUCR 的 SRE。如果堆棧放置于外部 SRAM，則中斷和函數(shù)調用將花費額外的三個時鐘周期。數(shù)據(jù)尋址模式分為 5 種：直接尋址，帶偏移量的間接尋址，間接尋址，預減的間接尋址，以及后加的間接尋址。直接尋址訪問整個數(shù)據(jù)空間。帶預減和后加的間接尋址模式要用到 X、Y、Z 指針。4 EEPROM 數(shù)據(jù)存儲器ATmega128 包含 4K 字節(jié)的 EEPROM。EEPROM 的壽命至少為 100,000 次（擦除）。EEPROM 的訪問寄存器位于 I/O 空間。在 CPU 寫 Flash 存儲器的時候不能對 EEPROM 進行編程。圖 9是實現(xiàn) EEPROM 的寫操作的程序流程圖。圖 10 是 AT45DB041B 與 ATmega128 的接口電路以及設計所需用的封裝示意圖。圖9 EEPROM 寫操作的程序流程圖圖 與 ATmega128 接口電路及其圖10 AT45DB041B 與 ATmega128 接口電路及其封裝示意圖采用微控制器的優(yōu)點是為了支持對實時任務的響應，而中斷是微控制器實現(xiàn)實時操作的硬件保證。ATmega128 的中斷都是由硬件信號觸發(fā)，包括內部中斷與外部中斷。 外部中斷通過引腳 INT7:0 觸發(fā)。這個特點可以用來產生軟件中斷。當外部中斷使能并且配置為電平觸發(fā)，只要引腳電平為低，中斷就會產生。INT3:0 的中斷條件檢測則是異步的，即這些中斷可以用來將器件從睡眠模式喚醒。通過電平方式觸發(fā)中斷，從而將 MCU 從掉電模式喚醒時，表 2 ATmega128 復位和中斷向量表向量號程序地址中斷源中斷定義1＄0000RESET外部引腳，上電復位，掉電檢測復位，看門狗復位，以及 JTAG AVR 復位2＄0002INT0外部中斷請求03＄0004INT1外部中斷請求14＄0006INT2外部中斷請求25＄0008INT3外部中斷請求36＄000AINT4外部中斷請求47＄000CINT5外部中斷請求58＄000EINT6外部中斷請求69＄0010INT7外部中斷請求710＄0012TIMER2 COMP定時器/計數(shù)器2 比較匹配11＄0014TIMER2 OVF定時器/計數(shù)器2 溢出12＄0016TIMER1 CAPT定時器/計數(shù)器13＄0018TIMER1 COMPA定時器/計數(shù)器14＄001ATIMER1 COMPB定時器/計數(shù)器15＄001CTIMER1 OVF定時器/計數(shù)器16＄001ETIMER0 COMP定時器/計數(shù)器17＄0020TIMER0 OVF定時器/計數(shù)器18＄0022SPI 串行傳輸結束19＄002420＄0026USART0數(shù)據(jù)寄存器空21＄002822＄002AADCADC轉換結束23＄002CEE READYEEPROM就緒要保證電平保持一定的時間，以降低 MCU 對噪聲的敏感程度。在 、25176。只要在采樣過程中出現(xiàn)了合適的電平，或是信號持續(xù)到啟動過程的末尾， MCU 就會喚醒。要求的電平必須保持足夠長的時間以使 MCU 結束喚醒過程，然后觸發(fā)電平中斷。采用高級語言C語言編寫基于AVR指令集的應用程序，通過AVRStudio或者IAR編譯器轉換成 16 進制代碼，寫入程序程序存儲器中。AVR 具有不同的睡眠模式，允許用戶根據(jù)自己的應用要求實施剪裁。具體哪一種模式( 空閑模式、ADC 噪聲抑制模式、掉電模式、省電模式、Standby 模式和擴展 Standby 模式) 由 MCUCR 的 SMSM1 和 SM0 決定。經過啟動時間，外加 4 個時鐘周期后，MCU 就可以運行中斷例程了。喚醒時不會改變寄存器文件和 SRAM 的內容。MCU 控制寄存器（MCUCR）包含了電源管理的控制位。表 3為對應的睡眠模式選擇。在此模式下，CPU 停止運行，而 SPI、USART、模擬比較器、ADC、兩線接口、定時器/ 計數(shù)器、看門狗和中斷系統(tǒng)繼續(xù)工作。內外部中斷都可以