精通veriloghdl：ic設(shè)計核心技術(shù)實例詳解書后習(xí)題以及答案-文庫吧資料
2025-06-24 18:38本頁面
【正文】 st) q=0。試以這三種循環(huán)編寫一個計數(shù)器，計數(shù)到非常大的數(shù)字，以您熟悉的仿真器仿真，然后比較這三種語法所耗的時間。initial forever 10 clk=~clk。第3章 習(xí)題1．試以forever描述一個時間周期為20時間單位的時鐘信號。 else tr=tr+1。 always(posedge clk or negedge nrst) if (~nrst) tr=0。reg [3:0] tr。wire [2:0] out= (in==0)? 3’b000: (in==1)? 3’b001: (in==2)? 3’b010: (in==3)? 3’b011: (in==4)? 3’b100: (in==5)? 3’b101: (in==5)? 3’b101: (in==6)? 3’b110: (in==7)? 3’b111:0。這個編碼器當(dāng)輸入為0時具有最高的編碼優(yōu)先權(quán)，當(dāng)輸入為8時編碼優(yōu)先權(quán)最低。 else dout=temp。always (posedge clk or negedge nrst) if (~nrst) dout=0。always(posedge clk) din=1 $random(seed)。 15 sel=0。 70 nrst=1。always 10 clk=~clk。//test benchreg clk=0,nrst=1,sel=0。7．在ex2_7中，我們曾經(jīng)編寫過一個向左旋轉(zhuǎn)（Rotate）一個位的Verilog程序，請試編寫一個每一次時鐘信號上升沿時向右旋轉(zhuǎn)（Rotate）兩個位的邏輯電路及測試平臺。wire tmp=temp3 | temp2 | temp1 | temp0。B[1])。B[2])。wire temp3=~(A[3]^B[3])。6．編寫下列電路的Verilog代碼，其電路如圖242所示。 add_reg=add_op。 and_reg=and_op。 add_reg=0。 and_reg=0。wire [3:0] add_op=da + db。 db。 endwire [3:0] xor_op=da ^ db。end else begin da=din_a。always(posedge clk or negedge nrst) if (~nrst) begin da=0。 add_reg=add_op。 and_reg=and_op。 add_reg=0。 and_reg=0。wire [3:0] add_op=da + db。 db。 endwire [3:0] xor_op=da ^ db。end else begin da=din_a。always(posedge clk or negedge nrst) if (~nrst) begin da=0。 endmodule5．繪出下列Verilog HDL語句的電路，并估計時鐘周期由哪一條路徑（Path）所控制。always(posedge clk) in=$random(seed)。always 10 clk=~clk。//test bench
試題試卷相關(guān)推薦
鄂ICP備17016276號-1