電磁驅(qū)動(dòng)微運(yùn)動(dòng)的測(cè)量與控制方法畢業(yè)設(shè)計(jì)-文庫(kù)吧資料
2025-06-23 14:29本頁(yè)面
【正文】 電路在圖中，U2就是ZLG7290。訪問這些寄存器需要通過 I2C 總線接口來實(shí)現(xiàn)。圖312 ZLG7290引腳圖引腳序號(hào) 引腳名稱 功能描述 1 SC/KR2 數(shù)碼管c段／鍵盤行信號(hào)2 2 SD/KR3 數(shù)碼管d段／鍵盤行信號(hào)3 3 DIG3/KC3 數(shù)碼管位選信號(hào)3／鍵盤列信號(hào)3 4 DIG2/KC2 數(shù)碼管位選信號(hào)2／鍵盤列信號(hào)2 5 DIG1/KC1 數(shù)碼管位選信號(hào)1／鍵盤列信號(hào)1 6 DIG0/KC0 數(shù)碼管位選信號(hào)0／鍵盤列信號(hào)0 7 SE/KR4 數(shù)碼管e段／鍵盤行信號(hào)4 8 SF/KR5 數(shù)碼管f段／鍵盤行信號(hào)5 9 SG/KR6 數(shù)碼管g段／鍵盤行信號(hào)6 10 DP/KR7 數(shù)碼管dp段／鍵盤行信號(hào)7 11 GND 接地 12 DIG6/KC6 數(shù)碼管位選信號(hào)6／鍵盤列信號(hào)6 13 DIG7/KC7 數(shù)碼管位選信號(hào)7／鍵盤列信號(hào)7 14 INT 鍵盤中斷請(qǐng)求信號(hào)，低電平（下降沿）有效 15 RST 復(fù)位信號(hào)，低電平有效 16 Vcc 電源，＋～17 OSC1 晶振輸入信號(hào) 18 OSC2 晶振輸出信號(hào) 19 SCL I2C總線時(shí)鐘信號(hào) 20 SDA I2C總線數(shù)據(jù)信號(hào) 21 DIG5/KC5 數(shù)碼管位選信號(hào)5／鍵盤列信號(hào)5 22 DIG4/KC4 數(shù)碼管位選信號(hào)4／鍵盤列信號(hào)4 23 SA/KR0 數(shù)碼管a段／鍵盤行信號(hào)0 24 SB/KR1 數(shù)碼管b段／鍵盤行信號(hào)1ZLG7290B內(nèi)部有8個(gè)顯示緩沖寄存器 DpRam0～DpRam7，它們直接決定數(shù)碼管顯示的內(nèi)容。能夠直接驅(qū)動(dòng)8位共陰式數(shù)碼管（或64只獨(dú)立的LED）。因?yàn)槲覝y(cè)量的位移最大值是5mm，而要求的測(cè)量精度是1μm，兩者是5000細(xì)分的關(guān)系，需4個(gè)LED顯示器精確位，1個(gè)LED顯示估讀位。圖 310 LED數(shù)碼管引腳下圖所示為7段LED數(shù)碼顯示管字形碼表。適當(dāng)選擇循環(huán)速度，利用人眼“視覺暫留”效應(yīng)，使其看上去好像這幾個(gè)7段顯示器同時(shí)顯示一樣[15]。幾個(gè)顯示器的7段用一組寄存器控制，該寄存器稱作段選寄存器。靜態(tài)接口是每個(gè)7段顯示器單獨(dú)用一組寄存器控制，將公共點(diǎn)接地。根據(jù)內(nèi)部發(fā)光二極管的接線形式分成共陰極型和共陽極型。15腳GND、16腳VCC（+5v）。 TTL/CMOS數(shù)據(jù)從T1IN、T2IN輸入轉(zhuǎn)換成RS232數(shù)據(jù)從T1OUT、T2OUT送到電腦DB9插頭；DB9插頭的RS232數(shù)據(jù)從R1IN、R2IN輸入轉(zhuǎn)換成TTL/CMOS數(shù)據(jù)后從R1OUT、R2OUT輸出。 其中13腳（R1IN）、12腳（R1OUT）、11腳（T1IN）、14腳（T1OUT）為第一數(shù)據(jù)通道?！ 〉诙糠质菙?shù)據(jù)轉(zhuǎn)換通道。圖38 MAX232 引腳圖第一部分由6腳和4只電容構(gòu)成。最后一個(gè)寄存器是校準(zhǔn)寄存器，它存儲(chǔ)通道校準(zhǔn)數(shù)據(jù)[12]。第3個(gè)寄存器是時(shí)鐘寄存器，包括濾波器選擇位和時(shí)鐘控制位。此外，通信寄存器還控制等待模式和通道選擇，此外DRDY 狀態(tài)也可以從通信寄存器上讀出。所以，寫任何其它寄存器首先要寫通信寄存器，然后才能寫選定的寄存器。上電或復(fù)位后，器件等待在通信寄存器上進(jìn)行一次寫操作。第一個(gè)是通信寄存器，它管理通道選擇，決定下一個(gè)操作是讀操作還是寫操作，以及下一次讀或?qū)懩囊粋€(gè)寄存器。向片內(nèi)的輸入移位寄存器寫入的串行數(shù)據(jù)由此輸入。從片內(nèi)的輸出移位寄存器讀出的串行數(shù)據(jù)由此端輸出。當(dāng)數(shù)據(jù)被更新后，DRDY又將返回低電平。如果在兩次輸出更新之間，不發(fā)生數(shù)據(jù)讀出，DRDY 將在下一次輸出更新前500CLKIN時(shí)間返回高電平。這個(gè)輸出端上的邏輯低電平表示可從AD7705的數(shù)據(jù)寄存器獲取新的輸出字。REFIN() 可以取VDD和GND之間的何值，且滿足REFIN(+)大于REFIN()11 AIN2()差分模擬輸入通道2的負(fù)輸入端。10 REFIN()基準(zhǔn)輸入端。AD7705差分基準(zhǔn)輸入的正輸入端。8 AIN1()差分模擬輸入通道1的負(fù)輸入端。低電平有效的輸入，將器件的控制邏輯、接口邏輯、校準(zhǔn)系數(shù)、數(shù)字濾波器和模擬調(diào)制器復(fù)位至上電狀態(tài)6 AIN2(+)[AIN1]差分模擬輸入通道2的正輸入端。將該引腳接為低電平， AD7705能以三線接口模式運(yùn)行（以SCLK、DIN和DOUT與器件接口）。如果用戶不需要，MCLKOUT可以通過時(shí)鐘寄存器中的 CLKDI S位關(guān)掉。如果在MCLKIN 引腳處接上一個(gè)外部時(shí)鐘，MCLKOUT將提供一個(gè)反相時(shí)鐘信號(hào)。此外，MCLKIN也可用CMOS 兼容的時(shí)鐘驅(qū)動(dòng),而MCLKOUT不連接。能以晶體/諧振器或外部時(shí)鐘的形式提供。該串行時(shí)鐘可以是連續(xù)時(shí)鐘以連續(xù)的脈沖串傳送所有數(shù)據(jù)。 AD7705的引腳排列圖36 AD7705引腳圖1 SCLK串行時(shí)鐘，施密特邏輯輸入。若噪聲信號(hào)比這還要大，那么就得考慮輸入端的模擬濾波，或降低輸入通道電壓，使輸入電壓的范圍為模擬輸入通道電壓滿標(biāo)度范圍的一半。另一方面，在模擬信號(hào)進(jìn)入ADC之前，模擬濾波能夠消除重疊在模擬信號(hào)上的噪聲，數(shù)字濾波則不能做到這一點(diǎn)，并且寄生在信號(hào)上的噪聲峰值接近滿標(biāo)度時(shí)，即使信號(hào)的平均值在極限范圍內(nèi)也有可能使模擬調(diào)制器和數(shù)字濾波器達(dá)到飽和狀態(tài)。此外，數(shù)字濾波比模擬濾波更容易實(shí)現(xiàn)可編程性。數(shù)字濾波與模擬濾波存在許多系統(tǒng)差異，用戶務(wù)必注意。AD7705/7706 包含一個(gè)片內(nèi)低通數(shù)字濾波器，用它處理器件的 Σ ? 調(diào)制器的輸出信號(hào)。利用 Σ ? 轉(zhuǎn)換技術(shù)實(shí)現(xiàn)了16位無丟失代碼性能。AD7705/ 7706 是應(yīng)用于低頻測(cè)量的2/3通道的模擬前端。最小分辨力計(jì)算公式如下[10]： 其中n表示A/D轉(zhuǎn)換電路的位數(shù)。在考慮精度要求時(shí)，A/D轉(zhuǎn)換電路的分辨率至關(guān)重要。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2應(yīng)不接。該反向放大器可以配置為片內(nèi)振蕩器。 XTAL2：來自反向振蕩器的輸出。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。/EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。此時(shí)， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè)ALE脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故P3口也可作為AT89C51的一些特殊功能口，如下表所示：管腳備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（記時(shí)器0外部輸入） T1（記時(shí)器1外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)RST：復(fù)位輸入。P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門電流。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。這是由于內(nèi)部上拉的緣故。P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口，
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1