【正文】 ULTSB和頂層 GENERIC參數(shù)和傳遞例化語句實現(xiàn) ) LIBRARY IEEE。 u2: addern PORT MAP(a=ZZ1,b=RR3,result=R)。 u0: addern PORT MAP(a=RR0,b=RR1,result=ZZ0)。END IF。039。)THEN RR3=TO_STDLOGICVECTOR(TO_BITVECTOR(A0) SLL 3)。 IF(B(3)=39。)。ELSE RR2=(OTHERS=39。139。END IF。039。)THEN RR1=TO_STDLOGICVECTOR(TO_BITVECTOR(A0) SLL 1)。 IF(B(1)=39。)。ELSE RR0=(OTHERS=39。139。 A。 SIGNAL RR3,RR2,RR1,RR0,ZZ1,ZZ0: STD_LOGIC_VECTOR(2*S1 DOWNTO 0)。 END COMPONENT。 ARCHITECTURE ONE OF MULT4B IS COMPONENT addern IS PORT(a,b: IN STD_LOGIC_VECTOR。 A,B: IN STD_LOGIC_VECTOR(S1 DOWNTO 0))。 ENTITY MULT4B IS GENERIC( S: INTEGER:=4)。 USE 。 313 4 位移位相加型乘法器設(shè)計 (例化調(diào)用加法器 ) LIBRARY IEEE。 313 設(shè)計一個 4 位乘法器，為此首先設(shè)計一個加法器，用例化語句調(diào)用這個加法器，用移位相加的方式完成乘法。 END PROCESS。 END IF。 IF cc(7 DOWNTO 4) 1001 THEN cc:=cc+01100000。 IF cc(3 DOWNTO 0) 1001 THEN cc:=cc+00000110。END IF。END IF。 cc:=a+cc。 IF cc(7 DOWNTO 4) 1001 THEN cc:=cc+01100000。 IF cc(3 DOWNTO 0) 1001 THEN cc:=cc+00000110。 END IF。 ELSE sout=39。 BEGIN IF ab THEN sout=39。 END SUB2BCD。 diff: out STD_LOGIC_VECTOR(7 DOWNTO 0)。 USE 。 待例化元件 USE 。相類似，以 4 位二進(jìn)制表達(dá)的 BCD 碼的取補(bǔ)則是用 9(1001)減去這個數(shù)再加上 1。我們知道二進(jìn)制數(shù)的補(bǔ)碼是這個數(shù)的取反加 1。因為減去一個二進(jìn)制數(shù)，等于加上這個數(shù)的補(bǔ)碼。 312 設(shè)計一個 2 位 BCD 碼減法器。 END PROCESS。 SUM=S1。 END IF。 ELSE C1:=39。) THEN C1:=39。 AND C1=39。 AND B(i1)=39。)OR(A(i1)=39。 AND C1=39。)OR(B(i1)=39。 AND C1=39。)OR(A(i1)=39。 AND B(i1)=39。 IF (A(i1)=39。039。139。139。139。139。 C1(0):=CIN。_VECTOR(S DOWNTO 0)。 ARCHITECTURE ONE OF ADDER8B IS BEGIN PROCESS(A,B,CIN) VARIABLE S1: STD_LOGIC_VECTOR(S1 DOWNTO 0)。 COUT: OUT STD_LOGIC)。 CIN: IN STD_LOGIC。 ENTITY ADDER8B IS GENERIC(S: INTEGER:=8)。 USE 。 311 利用 GENERIC 參數(shù)和循環(huán)語句將 8 個全加器構(gòu)成成 8 位加法 器 LIBRARY IEEE。利用循環(huán)語句來實現(xiàn)這項設(shè)計。 等于 END ARCHITECTURE ONE。 小于 GT = (AB)。 END PROCESS。039。139。END IF。ELSE GT=39。 IF (AB) THEN GT=39。039。139。 等于輸出 END ENTITY COMP。 小于輸出 GT: OUT STD_LOGIC。 ENTITY COMP IS PORT( A,B: IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 USE 。 對于比較 (AB)、 (AB)、 (A=B)的結(jié)果分別給出輸出信號 LT= GT= EQ=1。對于比較 (AB)、(AB)、 (A=B)的結(jié)果分別給出輸出信號 LT= GT= EQ=1。 END behave。 END CASE。 WHEN 1000 = DOUT=1111。 WHEN 1011 = DOUT=1101。 WHEN 1110 = DOUT=1011。 WHEN 1101 = DOUT=1001。 WHEN 0100 = DOUT=0111。 WHEN 0111 = DOUT=0101。 WHEN 0010 = DOUT=0011。 WHEN 0001 = DOUT=0001。 END grayTObinary。 ENTITY grayTObinary IS port( DIN: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 USE 。 LIBRARY IEEE。 39 設(shè)計一個格雷碼至二進(jìn)制數(shù)的轉(zhuǎn)換器。 END PROCESS。_data0，補(bǔ)碼 =|原碼 |取反 +1。 else patch_data=_data(7)amp。) THEN patch_data=_data。 ARCHITECTURE BHV OF _patch IS BEGIN PROCESS(_data) BEGIN IF(_data(7)=39。原碼輸入 patch_data : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 USE 。 LIBRARY IEEE。 38 設(shè)計一個求補(bǔ)碼的程序，輸入數(shù)據(jù)是一個有符號的 8 位二進(jìn)制數(shù)。 END PROCESS。039。139。139。139。139。139。139。139。139。139。139。 END IF。 ELSE sum=39。 THEN sum=39。 XOR cin=39。 XOR bin=39。 ARCHITECTURE fd1 OF f_adder IS BEGIN PROCESS (ain,bin,cin) BEGIN IF ain=39。 cout,sum : OUT STD_LOGIC )。 USE 。 37 利用 if 語句設(shè) 計一個全加器 LIBRARY IEEE。 END BHV。 END IF。039。 輸入數(shù)據(jù)大于 5，比較輸出 1。 ARCHITECTURE BHV OF g_5_cmp IS BEGIN PROCESS(d_in) BEGIN IF(d_in0101) THEN cmp_out=39。 輸入數(shù)據(jù) cmp_out : OUT STD_LOGIC)。 USE 。 LIBRARY IEEE。 36 設(shè)計一個比較電路，當(dāng)輸入的 8421BCD 碼大于 5 時輸出 1，否則輸出 0。 ARCHITECTURE behave OF decoder3to8 IS BEGIN DOUT=00000001 SLL CONV_INTEGER(DIN)。 DOUT: OUT BIT_VECTOR(7 DOWNTO 0))。 為使用類型轉(zhuǎn)換函數(shù)，打開此程序包。 USE 。 END behave。 END IF。 ELSIF CONV_INTEGER(DIN)=6 THEN DOUT=01000000。 ELSIF CONV_INTEGER(DIN)=4 THEN DOUT=00010000。 ELSIF CONV_INTEGER(DIN)=2 THEN DOUT=00000100。 ARCHITECTURE behave OF decoder3to8 IS BEGIN PROCESS (DIN) BEGIN IF CONV_INTEGER(DIN)=0 THEN DOUT=00000001。 DOUT: OUT BIT_VECTOR(7 DOWNTO 0))。 為使 用類型轉(zhuǎn)換函數(shù)，打開此程序包。 USE 。 END behave。 END CASE。 WHEN 7 = DOUT=10000000。 WHEN 5 = DOUT=00100000。 WHEN 3 = DOUT=00001000。 WHEN 1 = DOUT=00000010。 END decoder3to8。 ENTITY decoder3to8 IS port( DIN: IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 USE 。 解（ 2）： case 語句 35 3 到 8 譯碼器設(shè)計 (case 語句實現(xiàn) ) LIBRARY IEEE。 ARCHITECTURE behave OF decoder3to8 IS BEGIN WITH CONV_INTEGER(DIN) SELECT DOUT=00000001 WHEN 0, 00000010 WHEN 1, 00000100 WHEN 2, 00001000 WHEN 3, 00010000 WHEN 4, 00100000 WHEN 5, 01000000 WHEN 6, 10000000 WHEN 7, UNAFFECTED WHEN OTHERS。 DOUT: OUT BIT_VECTOR(7 DOWNTO 0))。 為使用類型轉(zhuǎn)換函數(shù)，打開此程序包。 USE 。比較這 4 種方式中，哪一種最節(jié)省邏輯資源。 END ARCHITECTURE s8。 u6:f_suber PORT MAP(xin=x6,yin=y6,diff_out=diff6,sub_in=a5,sub_out=a6)。 u4:f_suber PORT MAP(xin=x4,yin=y4,diff_out=diff4,sub_in=a3,sub_out=a4)。 u2:f_suber PORT MAP(xin=x2,yin=y2,diff_out=diff2,sub_in=a1,sub_out=a2)。 BEGIN u0:f_suber PORT MAP(xin=x0,yin=y0,diff_out=diff0,sub_in=sin,sub_out=a0)。 SIGNAL a0,a1,a2,a3,a4,a5,a6: STD_LOGIC。 sub_out,diff_out: OUT STD_LOGIC)。 END EN