【正文】 率計(jì)，在其上可完成 200 多種基于 FPGA 和 CPLD 的各類電子設(shè)計(jì)和數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)與開發(fā)項(xiàng)目，從而能使實(shí)驗(yàn)更接近實(shí)際的工程設(shè)計(jì) [8]。其主系統(tǒng)板與芯片板都采用接插式結(jié)構(gòu)，動(dòng)態(tài)電路結(jié)構(gòu)自動(dòng)切換工作方式，含有可自動(dòng)切換的 12 種實(shí)驗(yàn)電路結(jié)構(gòu)模式。 編寫 VHDL源程序后，不能將設(shè)計(jì)文本存入根目錄下，本設(shè)計(jì)都存在文件夾 CHENLY中，還要注意設(shè)計(jì)文本的后綴名一定是“ .VHD”，編寫時(shí)一定要注意實(shí)體名跟設(shè)計(jì)文件名一致，這些是程序能順利進(jìn)行編輯和編譯、邏輯綜合、邏輯適配、編程下載成功的最重要的前提條件。 END PROCESS。 END IF。 END IF。 否則高位 、 低位都清 0 SCOREBH=0000。 ELSIF SCOREBH=0010 THEN 若高位為 2 IF SCOREBL0001 THEN 如果低位小于 1 SCOREBL=SCOREBL+1。 當(dāng)?shù)臀粸?9，則清 0 SCOREBH=SCOREBH+1。 THEN IF SCOREBH2 THEN 若高位小于 2 IF SCOREBL1001 THEN 如果低位小于 9 SCOREBL=SCOREBL+1。 ELSIF INCREASEB=39。 END IF。 否則高位 、 低位都清 0 SCOREAH=0000。 ELSIF SCOREAH= 0010 THEN 若高位為 2 IF SCOREAL0001 THEN 如果低位小于 1 SCOREAL=SCOREAL+1。 當(dāng)?shù)臀粸?9，則清 0 SCOREAH=SCOREAH+1。 THEN A 方加 1 分 IF SCOREAH0010 THEN 若高位小于 2 IF SCOREAL1001 THEN 如果低位小于 9 SCOREAL=SCOREAL+1。 ELSIF FALLING_EDGE (CLK) THEN IF INCREASEA=39。 SCORES=0。 SCOREBL=0000。 THEN 清 0 SCOREAL=0000。 ARCHITECTURE COUNT OF COUNTER IS BEGIN 18 PROCESS (CLK， CLEAR) IS BEGIN IF CLEAR=39。 SCOREAL， SCOREAH， SCOREBL， SCOREBH: BUFFER STD_LOGIC_VECTOR (3 DOWNTO 0) SCOREA， SCOREB:BUFFER INTRGER RANGE 0 TO 21)。 CLEAR: IN STD_LOGIC。 USE 。 記分器設(shè)計(jì) 圖 8 記分器元件符號(hào) 記分器元件符號(hào)如圖 8 所示，本設(shè)計(jì)中記分器比較簡(jiǎn)單，只須根據(jù)狀態(tài)機(jī)給出的兩個(gè)信號(hào) （ INCREASEA和 INCREASEB） 對(duì)六個(gè)分?jǐn)?shù)（ SCOREAL、 SCOREAH 和 SCOREBL、SCOREBH、 SCOREA、 SCOREB）進(jìn)行操作，記分器的程序如下： LIBRARY IEEE。 END PROCESS。 17 END IF。 END CASE。 WHEN 4=TABLELIGHT=00001。 WHEN 2=TABLELIGHT=00100。 PROCESS(CLK) 此進(jìn)程控制 5個(gè)發(fā)光二極管的亮滅 BEGIN IF FALLING_EDGE (CLK) THEN IF ((STATE=ATOB) OR (STATE=BTOA)) THEN CASE TABLESTATE IS WHEN 0=TABLELIGHT=10000。 END IF。 WHEN OTHERS= STATE=WAITSTATE。139。139。 B 方加 1分 STATE=WAITSTATE。 回到等待開球狀態(tài) WHEN BSCORE= 如果 B 勝 INCREASEB=39。139。 END IF。 判為 B 勝 ELSE TABLESTATE=TABLESTATE1。 向 B 移動(dòng) END IF。THEN 如果檢測(cè) A 方擊球 IF TABLESTATE=2 THEN 若未過網(wǎng)提前擊球 STATE=BSCORE。 WHEN BTOA= 球從 B 向 A 移動(dòng)的過程 IF HITA=39。 否則球繼續(xù)移動(dòng) END IF。 ELSE 若未檢測(cè)到 B 方擊球 IF TABLESTATE=4 THEN 如果離 B 方最近的燈 已經(jīng)亮 STATE=ASCORE。 判為 A 勝 ELSE STATE=BTOA。139。 15 END IF。 END IF。 球從 B 向 A 方移動(dòng) TABLESTATE=4。139。 球從 A 向 B 方移動(dòng) TABLESTATE=0。139。 IF((SCOREA =21 ) OR （ SCOREB=21） )THEN如果一方先得到 21 分 STATE=FINALRESULT。 INCREASEB=39。 INCREASEA=39。 ELSIF RISING_EDGE (CLK) THEN CASE STATE IS WHEN WAITSTATE= CLEAR=39。 BWIN=39。 記分器清零 AWIN=39。 進(jìn)入等待狀態(tài) CLEAR=39。139。 SIGNAL TABLESTATE: INTEGER RANGE 0 TO 4。 ARCHITECTURE BEHAVIOR OF STATEMACHINE IS TYPE STATE_TYPE IS (WAITSTATE, ATOB, BTOA, ASCORE, BSCORE, FINALRESULT)。 AWIN, BWIN: OUT STD_LOGIC)。 CLEAR, INCREASEA, INCREASEB: OUT STD_LOGIC。 STARTA, HITA, STARTB, HITB: IN STD_LOGIC。 ENTITY STATEMACHINE IS PORT (CLK: IN STD_LOGIC。 USE 。此時(shí)時(shí)鐘決定了球移動(dòng)的速度， 可根據(jù)實(shí)際需要調(diào)整。其中 SCOREAL[3..0]、 SCOREAH[3..0]、 SCOREBL[3..0]、 SCOREBH[3..0]用七段 BCD碼譯碼器顯示得分情況，而 SCOREA、 SCOREB 用二進(jìn)制進(jìn)行加分，由記分器反饋回來。 圖 7 狀態(tài)機(jī)符號(hào) 在本設(shè)計(jì)中， 狀態(tài)機(jī)用兩個(gè)信號(hào)表示狀態(tài) ： STATE 表示當(dāng)前狀態(tài) ， TABLESTATE表示下一個(gè)狀態(tài) 。 狀態(tài)機(jī)屬于時(shí)序電路范疇，實(shí)現(xiàn)一個(gè)控制功能更為方便，并提高了控制速度 [10]。 表 1 狀態(tài)機(jī)的 6 種狀態(tài)及含義 狀 態(tài) 含 義 WAITSTATE 等待狀態(tài) ，等待 A 或 B 方開球 ATOB 球從 A 向 B 方移動(dòng) BTOA 球從 B 向 A 方 移動(dòng) ASCORE A 得一分 BSCORE B 得一分 FINALRESULT 比賽結(jié)束 (最終判分 )，在此狀態(tài)下需要按復(fù)位鍵，才能開始下一輪比賽 結(jié)合表 1，從圖 6 中很清楚 地看出乒乓游戲機(jī)比賽過程中球的移動(dòng)情況，及加分方法，還可以初步了解到本狀態(tài)機(jī)設(shè)計(jì)的基本思路。 END。 END IF。 END IF。 ELSE COUNTER=COUNTER+1。 當(dāng)鍵值保持 31個(gè)時(shí)鐘周期不變時(shí) 11 NUMOUT=NUMIN。 記錄此鍵值 COUNTER= ‘0’。 此無效值務(wù)必隨實(shí)際情況改變 START = ‘1’。 BEGIN PROCESS (CLOCK) BEGIN IF RISING_EDGE (CLOCK) THEN IF START=‘0’THEN 上電后立即對(duì)輸出的鍵值賦予無效值 TEMPNUM=15。 SIGNAL COUNTER: INTEGER RANGE 0 TO 31。 END。 NUMIN: IN INTEGER RANGE 0 TO 15。 USE 。其原理是對(duì)鍵值進(jìn)行計(jì)數(shù)，當(dāng)某一鍵值保持一段時(shí)間不改變時(shí)（計(jì)數(shù)器達(dá)到一定值后），才確認(rèn)它為有效值；否則將其判為無效鍵值，重新對(duì)鍵值進(jìn)行計(jì)算 [2]。如果不進(jìn)行消抖處理，系統(tǒng)會(huì) 10 將這些毛刺誤以為是用戶的另一次輸入，導(dǎo)致系統(tǒng)的誤操作。 出現(xiàn)此提示信息的原因是：綜合器將 EN 誤判為時(shí)鐘信號(hào)，并試圖將程序綜合成時(shí)序邏輯電路，但該程序的格式又不符合綜合器對(duì)時(shí)鐘信號(hào)描述的要求，因此無法綜合。 END。 EN 為 0，數(shù)碼管無顯示 END IF。 END CASE。 WHEN 8=DISPLAY=”1111111”。 WHEN 6=DISPLAY=”0011111”。 WHEN 4=DISPLAY=”0110011”。 WHEN 2=DISPLAY=”1101101”。 9 ARCHITECTURE DECODER OF DISPLAY IS BEGIN PROCESS (EN, NUM) BEGIN IF EN=’ 1 ’ THEN 使能信號(hào) EN 為 1 時(shí)，譯碼器正常工作 CASE NUM IS