【正文】 據(jù) 62 McBSP串口應(yīng)用舉例 McBSP的初始化程序： STM SPCR1, McBSP1_SPSA 。 (7) 等待 2個(gè)時(shí)鐘周期后，激活接收器和發(fā)送器。 (5) 設(shè)置 ，以使能串行接口。 (3) 等待 2個(gè)時(shí)鐘周期，以保證適當(dāng)?shù)膬?nèi)部同步。如果剛剛復(fù)位完畢，不必進(jìn)行這一步操作。 ? 串行接口的發(fā)送器和接收器可以利用串行接口控制寄存器 (SPCR1和 SPCR2)中的 和 位分別獨(dú)自復(fù)位。 59 McBSP的數(shù)據(jù)發(fā)送和接收的操作流程 3個(gè)階段：串口的復(fù)位、串口的初始化、數(shù)據(jù)發(fā)送和接收。 58 McBSP控制寄存器 McBSP通過兩個(gè) 16比特串口控制寄存器 1和 2(SPCR[1,2])和管腳控制寄存器 (PCR)進(jìn)行配置，這些寄存器包含 McBSP的狀態(tài)信息和控制信息。 ? 寄存器的 子尋址 的工作方式，指的是多路復(fù)用技術(shù)，可 以實(shí)現(xiàn)一組寄存器共享存儲(chǔ)器中的一個(gè)單元。 53 非 TDM方式 =標(biāo)準(zhǔn)串口 TDM方式 當(dāng) TSPC的 TDM=1 工作 方式 相 關(guān) 寄 存 器 TDM數(shù)據(jù)接收寄存器 TRCV TDM數(shù)據(jù)發(fā)送寄存器 TDXR TDM串口控制發(fā)送寄存器 TSPC TDM通道選擇寄存器 TCSR TDM發(fā)送 /接收地址寄存器 TRTA TDM接收地址寄存器 TRAD TDM數(shù)據(jù)接收移位寄存器 TRSR TDM數(shù)據(jù)發(fā)送移位寄存器 TXSR 54 C54x TDX TDR TFSX TFSR TCLKX TCLKR 器件 0 器件 1 器件 7 …… TDM時(shí)分多路串口連接 55 4）、多通道緩沖同步串行口（ McBSP） 特點(diǎn)： ? 全雙工通信 ?雙倍的發(fā)送緩沖和 3倍的接收緩沖數(shù)據(jù)寄存器，允許連續(xù)的數(shù)據(jù)流傳輸 ?獨(dú)立的接收、發(fā)送幀和時(shí)鐘信、極性可編程 ?具有外部移位時(shí)鐘發(fā)生器和內(nèi)部頻率可編程移位時(shí)鐘 ?可直接利用多種串行協(xié)議接口通訊 ?發(fā)送和接收通道數(shù)最多可達(dá) 128路 ?數(shù)據(jù)傳輸格式可選擇 1 1 2 32位字長 ?內(nèi)置 u律和 A律硬件壓縮擴(kuò)展通信 ?8位數(shù)據(jù)傳輸可選擇 LSB或 MSB先傳 ?可以直接與工業(yè)標(biāo)準(zhǔn)的編解碼器、模擬接口芯片及串行 A/D D/A器件接口 56 57 McBSP的結(jié)構(gòu) ? 一個(gè) McBSP串口有 7個(gè)引腳。 51 循環(huán)尋址原理示意圖 BKX/R ARX/R ARH ARL 0…0 1… BBA TBA 緩沖區(qū)當(dāng)前位置 ARH BKL ARH BKL1 ARH 0…0 下半部開始 緩沖區(qū)頂部 上半部分 緩沖區(qū)底部 下半部分 52 3）、時(shí)分多路串行口 TDM 時(shí)分多路串行口允許 C54x可以與最多 8個(gè)其它器件進(jìn)行時(shí)分復(fù)用串行通信，從而提供了簡單有效的多處理器應(yīng)用接口。 ARX/R的內(nèi)容會(huì)隨著每一次訪問繼續(xù)增加直至到下一個(gè)允許的緩沖區(qū)開始地址。緩沖區(qū)底部地址 (BBA)由 ARH和 BKL1決定。 50 循環(huán)尋址原理 裝載 BKX/R確定緩沖區(qū)長度，裝載 ARX/R給出 2K字緩沖區(qū)基地址和緩沖區(qū)數(shù)據(jù)起始地址實(shí)現(xiàn)初始化。 ③ 如果數(shù)據(jù)到了緩沖區(qū)的一半或底部，就會(huì)產(chǎn)生中斷，并更新 BSPEC中的 XH/RH，以表明那一部分?jǐn)?shù)據(jù)已經(jīng)被發(fā)送或接收。 ② 工作過程中地址寄存器自動(dòng)增加，直至緩沖區(qū)的底部。 2）、緩沖同步串行口（ BSP） 45 BDR BCLKR BFSR BCLKX BFSX BDX BRINT BMINT BXINT C54x內(nèi)存界面 自動(dòng)緩沖單元 ABU 控制 XRDY RRDY BXINT BMINT BRINT BDXR BSPCE BXSR BRSR 串口控 制邏輯 BSPC BDRR 中斷 控制 C54x CPU界面 中斷 邏輯 16 11 46 組成： 數(shù)據(jù)接收寄存器 BDRR 數(shù)據(jù)發(fā)送寄存器 BDXR 控制寄存器 BSPC 控制擴(kuò)展寄存器 BSPCE 數(shù)據(jù)接收移位寄存器 BRSR 數(shù)據(jù)發(fā)送移位寄存器 BXSR 串口控制邏輯 中斷控制邏輯 自動(dòng)緩沖單元 ABU 47 緩沖串行口的工作模式 （ 1）緩沖串行口標(biāo)準(zhǔn)模式 （ 2）緩沖串行口增強(qiáng)模式 可編程串口時(shí)鐘頻率 時(shí)鐘和幀同步信號(hào)的極性可選 除 16位字長外 ， 12位字長數(shù)據(jù)轉(zhuǎn)換可選 新增 功能 48 自動(dòng)緩沖單元 ABU 可獨(dú)立于 CPU自動(dòng)完成控制串口與固定緩沖內(nèi)存區(qū)中的直接數(shù)據(jù)交換，實(shí)現(xiàn)串行口與 CPU并行操作。發(fā)送和接收緩沖存儲(chǔ)器位于一個(gè)指定的 C54x DSP內(nèi)部存儲(chǔ)器的 2K字塊中。 ? BSP有兩種工作方式：非緩沖方式和自動(dòng)緩沖方式。 ? ABU利用獨(dú)立于 CPU的專用總線，讓串行口直接讀 /寫 C54x內(nèi)部存儲(chǔ)器。 (4) 用 RETE從中斷子程序返回。 (2) 讀 DRR或?qū)?DXR或同時(shí)操作，從 DRR讀出的數(shù)據(jù)寫入存儲(chǔ)器中，將要發(fā)送的數(shù)據(jù)從存儲(chǔ)器中取出寫入 DXR。 (6) 將第一個(gè)數(shù)據(jù)寫入 DXR。 (4) 清除 ST1的 INTM位，使能全局中斷。 (2) 將 0x00C0h寫入 IMR，清除任何掛起的串行接口中斷。 串行口是雙緩沖的 ，發(fā)送和接收都是自動(dòng)完成，用戶只需檢測 RRDY或 XRDY位來判斷可否繼續(xù)發(fā)送或接收數(shù)據(jù)。 接收數(shù)據(jù)時(shí)，來自 DR引腳的數(shù)據(jù) → RSR → DRR ， CPU從DRR中讀出數(shù)據(jù)。 38 串行口控制寄存器 SPC 功能：控制串行口的操作 39 標(biāo)準(zhǔn)串口 SP的使用 ? STM 0038H ， SPC ；串口初始化 ? STM 00C0H ， IFR ；清除掛起的串口中斷 ? AND 00C0H ， IMR ；使能中斷 ? RSBX INTM ；使能全局中斷 ? STM 00F8H ， SPC ；開始串口傳輸 ? STM DATA1， DXR ；寫第一個(gè)數(shù)據(jù)到 DXR 40 操作過程 : 發(fā)送數(shù)據(jù)時(shí)，數(shù)寫到 DXR→XSR → DX 引腳輸出。 功能 : 串行接口可以用來與串行外部器件相連，如編碼解 碼器、串行 A/D或 D/A以及其他串行設(shè)備。 ? 標(biāo)準(zhǔn)同步串行口（ SP） ? 緩沖同步串行口（ BSP） ? 多通道緩沖串行口（ McBSP） ? 時(shí)分多路同步串行口（ TDM） 串 行 口 分 類 當(dāng)緩沖串行口和時(shí)分多路串行口工作在標(biāo)準(zhǔn)方式時(shí)，它們的功能與標(biāo)準(zhǔn)串行口相同 33 配置 : DSP芯片不同串口配置也不盡相同。 分析： 設(shè) f =100MHz， 已知定時(shí)最大值為： =10(ms)， 要輸出 1s的方波， 1和 0分別為 500ms. 可定時(shí) 5ms，再在中斷程序中加個(gè) 100計(jì)數(shù)器， 定時(shí)器周期 =10ns (1+9) (1+49999)=5ms。 28 【 例 】 利用 C54x定時(shí)器可以實(shí)現(xiàn)方波信號(hào)發(fā)生器。 (2) 將 IMR中的 TINT位置 l，使能定時(shí)器中斷。 TSS位為 0， TRB位為 l，以重載定時(shí) 器周期值，使能定時(shí)器。 (3) 重新加載 TCR以初始化 TDDR。 26 初始化定時(shí)器： (1) 將 TCR中的 TSS位置 1，關(guān)閉定時(shí)器。 ? TIM由預(yù)定標(biāo)器 PSC提供時(shí)鐘，每個(gè)來自預(yù)定標(biāo)塊的輸出時(shí)鐘使 TIM減 l。 TSS (4位 )：定時(shí)器停止位， TSS=0 定時(shí)器開始工作，TSS=1 定時(shí)器停止 TDDR (3～ 0位 )：當(dāng) PSC減為 0時(shí)， TDDR中的值被裝載到PSC中 24 2. 定時(shí)中斷周期的計(jì)算 定時(shí)中斷周期 = TCLKOUT （ TTDDR+1） （ TPRD+1） 定時(shí)器輸出信號(hào) TOUT— 定時(shí)脈沖輸出 TINT — 定時(shí)中斷輸出 25 定時(shí)器的操作過程： ? PSC由 CPU提供時(shí)鐘 ，每個(gè) CPU時(shí)鐘