頻率計設計應用ppt課件-文庫吧資料
2025-05-13 12:02本頁面
【正文】 的 FPGA器件系列。 ispLSI系列器件是 Lattice公司于 20世紀 90年代以來推出的大規(guī)模可編程邏輯器件，集成度在 1000門到 60000門之間，PintoPin(管腳到管腳 )延時最小可達 3ns。 1） Stratix II 系列 FPGA 2） ACEX系列 FPGA 3） MAX系列 CPLD 4） Cyclone系列 FPGA低成本 FPGA 5） Cyclone II系列 FPGA CLPD/FPGA產(chǎn)品概述 （ 2） Lattice公司 CPLD器件系列 Lattice是最早推出 PLD的公司。 EAB 8 8 90 MHz 用 EAB實現(xiàn)的流水線乘法器操作速度可達 90 MHz! 實例 : 4x4 乘法器 + (6 LE) + (6 LE) + (7 LE) 8 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE CLPD/FPGA產(chǎn)品概述 （ 1） Altera公司 FPGA和 CPLD器件系列 Altera是著名的 PLD生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領先的地位。 ? 當 EAB只讀時，可實現(xiàn)特定的邏輯功能，如4*4乘法器。 ? 輸入多于 N個的函數(shù)、方程必須分開用幾個查找表（ LUT）實現(xiàn) 輸出 查黑 找盒 表子 輸入 1 輸入 2 輸入 3 輸入 4 什么是查找表 ? 基于查找表的結(jié)構(gòu)模塊 FPGA查找表單元 查找表邏輯結(jié)構(gòu) 查找表LUT輸入1輸入2輸入3輸入4輸出 FPGA查找表單元內(nèi)部結(jié)構(gòu) FPGA的結(jié)構(gòu)與原理 Cyclone LE普通模式 d a t a 1a d d n s u bd a t a 2d a t a 34 i n p u tL U T4 i n p u tL U Tc i nd a t a 4R e gR e gs l o a d s c l e a r a l o a dc l o c ke n aa c l r行 、 列直 連 線 布 線L U T 鏈寄 存 器 鏈行 、 列直 連 線 布 線行 、 列直 連 線 布 線寄 存 器 鏈輸 入FLEX 系列的進位鏈 快速加法器 , 比較器和計數(shù)器 DFF 進位輸入 (來自上一個邏輯單元 ) S1 LE1 查找表 LUT 進位鏈 DFF S2 LE2 A1 B1 A2 B2 進位輸出 (到 LAB中的下一個邏輯單元 ) 進位鏈 查找表 LUT FLEX 系列的級聯(lián)鏈 性能優(yōu)越 , 適合扇入大的邏輯功能 “ 與”級聯(lián)鏈 “ 或”級聯(lián)鏈 LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LE1 LE2 LEn LE1 LE2 LEn ns ns 16位地址譯碼速度可達 + = ns F=(IN0?IN1?IN2?IN3)(IN4?IN5?IN6?IN7)… F=(IN0+IN1+IN2+IN3)+ (IN4+IN5+IN6+IN7)… 隱埋陣列塊 EAB ? EAB核心為一塊隨機存儲器 RAM，只讀則為ROM。 ? 與查找表配合有進位鏈和級聯(lián)鏈。 FLEX10KLAB的結(jié)構(gòu)圖 LE結(jié)構(gòu)圖 Cyclone LE結(jié)構(gòu)圖 FPGA的結(jié)構(gòu)與原理 邏輯單元 LE ? LE有 4個數(shù)據(jù)輸入信號和 4個控制輸入信號。 ? 每個行、列互連通道兩端都有輸入 /輸出單元（ IOE）。 ? 每個邏輯陣列塊（ LAB）由 8個邏輯單元（ LE）與一個局部互連通道（ LI）組成。
教學課件相關推薦
鄂ICP備17016276號-1