數(shù)字電子技術(shù)實驗ppt課件-文庫吧資料
2025-05-11 18:51本頁面
【正文】 輸出端 E=1，其它情況時E=0； ? 當 A1A0＞ B1B0時，電路輸出端 L=1, 其它情況時L=0； ? 當 A1A0＜ B1B0時，電路輸出端 S=1, 其它情況時S=0； 對設(shè)計的電路進行波形仿真 ,記錄結(jié)果。 燕山大學電子實驗中心 G 是選通使能端， S S0分別是選擇端， D是一路輸入數(shù)據(jù)， Y0、 Y Y Y3分別是選擇的輸出。 數(shù) 據(jù) 選 擇 器E.... . .YD 1D nD 2C 1 C m數(shù) 據(jù) 選 擇 端使 能 端數(shù)據(jù)輸入端輸 出 端燕山大學電子實驗中心 E是選通使能端， A A0分別是選擇信號端， D0、 DD D3分別是四路數(shù)據(jù)， F是輸出端 。 燕山大學電子實驗中心 （數(shù)據(jù)選擇器）電路 數(shù)據(jù)選擇器又稱輸入多路選擇器、多路開關(guān)。 (B)設(shè)計一個 8位二進制奇校驗器 代碼分別為 a0、 a a a a a a /p的奇校驗器。邏輯表達式如下： /P=a0⊕ a1⊕ a2⊕ a3⊕ a4⊕ a5⊕ a6 E= P。 PX 3X 1X 2B 3B 4B 2B 1 1 代碼分別為 a0、 a a a a a a6。如圖是 4位信息碼的奇校驗位發(fā)生器電路。這位校驗位的取值 (0或 1)將使整個代碼串中的 1的個數(shù)為奇數(shù)（奇校驗代碼）或為偶數(shù)（偶校驗代碼）。 燕山大學電子實驗中心 7位奇 /偶校驗器 奇 /偶校驗代碼是在計算機中常用的一種可靠性代碼。 燕山大學電子實驗中心 交叉口通行燈邏輯問題的實現(xiàn) 電路應有兩個輸出端，南北（ SN）和東西（ EW），輸出高電平對應綠燈亮，輸出低電平對應紅燈亮。當發(fā)現(xiàn)有車輛時，輸出為高電平“ 1”。車輛探測器沿著A、 B、 C和 D線放置。Bn＋ Cn1(An⊕ Bn) An是被加數(shù)， Bn是加數(shù)， Sn是和數(shù)， Cn是向高位的進位， Cn1是低位的進位。如果需要串接這些電路以增加相加的位數(shù)，那么它的第一級也必須是一個全加器。Ｓ 2,Ｓ 1,Ｓ 0是它們的和。 燕山大學電子實驗中心 用全加器構(gòu)成的ｎ位二進制加法器 圖中Ａ和Ｂ是用來相加的兩 n位輸入信號，Ｃ n1，Ｓ n1，Ｓ n2， 產(chǎn)生一個（ｎ＋ 1）位二進制數(shù)作它的和。 輸入 輸出 E A1 A2 Q0 Q1 Q2 Q3 1 Φ Φ 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 24譯碼器功能表如下 燕山大學電子實驗中心 4位二進制全加器 （ 1） 二進制全加器原理 一個ｎ位二進制加法運算數(shù)字電路是由一個半加器和（ｎ－ 1）個全加器組成。 （一）邏輯單元電路的波形仿真 燕山大學電子實驗中心 （二）簡單邏輯電路設(shè)計 根據(jù)題目要求，利用 EDA工具 MAXPlusII的原理圖輸入法，輸入設(shè)計的電路圖；建立相應仿真波形文件，并進行波形仿真，記錄波形和輸入與輸出的時延差；分析設(shè)計電路的正確性 。 1)． 38譯碼器 74138的波形仿真 2)． 4位二進制加法器 7483的波形仿真 ４位二進制加法器集成電路 74LS83中，Ａ和 Ｂ是兩個４位二進制數(shù)的輸入端， Cout， S3,S2,S1,S0是５位輸出端。對應 Ｂ和 Ｓ 端數(shù)字信號的所有可能組合，觀察并畫出輸出端的波形，并由此得出Ｓ和Ｂ（及 /Ｂ）的功能。檢驗它的真值表，說明其功能。應當指出，雖然在教科書中和各種器件資料中， 74LS芯片的輸出作為 74HC芯片的輸入使用時，推薦的方法是在 74LS 芯片的輸出和十 5Ｖ電源之間接一個幾千歐的上拉電阻，但是由于對74LS芯片而言，一個 74HC輸入只是一個很小的負載， 74LS芯片的輸出高電平一般在３ .5V～ ，因此在大多數(shù)的應用中，74LS芯片的輸出也可以直接作為 74HC芯片的輸入。 （２） 74LS芯片的輸出能夠作為 74HCT芯片的輸入使用。 （４） 74HC芯片的最大輸出低電平 ＶＯＬ、最小輸出高電平 ＶＯＨ與 74HCT芯片的最大輸出低電平ＶＯＬ、最小輸出高電平ＶＯＨ相同。 （３） 74LS芯片的最大輸出低電平ＶＯＬ高于 74HC芯片和 74HCT芯片的最大輸出低電平ＶＯＬ。 盡管只對三個芯片在輸出無負載情況下進行了電壓傳輸特性測試，但是從圖２ .２、圖２ .３和圖２ .4所示的三條電壓傳輸特性曲線仍可以得出下列觀點 : （ 1） 74LS芯片的最大輸入低電平 VＩＬ低于 74HC芯片的最大輸入低電平 VＩＬ， 74LS芯片的最小輸入高電平ＶＩＨ低于 74HC芯片的最小輸出高電平ＶＩＨ。下面以第一個邏輯門為例，畫出實驗接線圖（電壓表表示電壓測試點）如右圖 v v4 . 7 K1 2+ 5 V圖 2 . 1 實 驗 二 接 圖燕山大學電子實驗中心 二 、 TTL、 HC和 HCT器件的電壓傳輸特性 輸入 Vi(V) 輸出 Vo 74LS04 74HC04 74HCT04 … … ２ .輸出無負載時 74LS0
教學課件相關(guān)推薦
鄂ICP備17016276號-1