【正文】 短 () 互連延時(shí)優(yōu)化 動(dòng)態(tài)降擺幅電路 :實(shí)例 2 控制預(yù)充電時(shí)間 → 控制互連線上的電壓 檢測(cè)互連線上的電壓 → 與參考端 REF電壓（一般為 VDD/2）進(jìn)行比較 ? 優(yōu)點(diǎn)：互連線的電壓擺幅可以通過(guò)調(diào)整脈沖 EN寬度進(jìn)行精確控制 ? 缺點(diǎn)： EN寬度與互連線擺幅的關(guān)系與負(fù)載電容 CL有關(guān)，驅(qū)動(dòng)器不工作時(shí)互連線浮空 差分放大器 互連延時(shí)優(yōu)化 電流模式傳輸 電壓模式傳輸系統(tǒng) ? 輸入：電壓 VDD代表邏輯 1，電壓 0代表邏輯 0，傳輸信號(hào)擺幅VDD ? 輸出：將互連線電壓與開(kāi)關(guān)閾值（～ VDD/2）進(jìn)行比較 ? 缺點(diǎn)：電源噪聲對(duì)輸入信號(hào)和開(kāi)關(guān)閾值均有影響，電壓擺幅不能過(guò)低 ? 優(yōu)點(diǎn)：電源噪聲作為共模干擾對(duì)信號(hào)路徑無(wú)影響，可在很低的噪聲容限下工作，電壓擺幅可以很低（如100mV） ? 缺點(diǎn)：靜態(tài)功耗較大 電流模式傳輸系統(tǒng) ? 輸入：注入電流 Iin代表邏輯 1，注入電流 Iin代表邏輯 0，傳輸電壓波 2IinZ0 ? 輸出：用差分放大器檢測(cè)在終端電阻 RT上的電壓 傳輸線效應(yīng) 什么是傳輸線效應(yīng)？ 深亞微米工藝縮短門延時(shí)，銅互連降低導(dǎo)線電阻 電路開(kāi)關(guān)速度足夠快，互連電阻比較低 導(dǎo)線電感支配互連延遲特性 信號(hào)的上升 /下降時(shí)間～信號(hào)波形傳播過(guò)導(dǎo)線的時(shí)間 分布 rc線 → 分布 lc線 傳輸線效應(yīng) 傳輸線效應(yīng) 傳輸線模型 g≈0 i≈0 r≈0 完整傳輸線 ? 考慮 r、 c、 l、 g ? 適用于各種情形 有損傳輸線 ? 考慮 r、 c、 l ? 適用于 Al基芯片上導(dǎo)線 無(wú)損傳輸線 ? 考慮 c、 l ? 適用于 Cu基芯片上導(dǎo)線及PCB導(dǎo)線 ?導(dǎo)線單位長(zhǎng)度的電阻 r、電容 c、電感 l ?導(dǎo)線周邊介質(zhì)的漏導(dǎo) g（對(duì)大多數(shù)絕緣材料 g≈0) ?電壓 v、電流 i，時(shí)間 t、空間坐標(biāo) x ?電磁波通過(guò)介質(zhì)的傳播速度 符號(hào)定義 傳輸線效應(yīng) 無(wú)損傳輸線 ? 階躍輸入信號(hào)沿線的傳播速度 ? 傳輸線單位長(zhǎng)度的傳播延時(shí) ? 波傳播 dx距離需對(duì)電容 cdx充電的電流 ? 傳輸線的特征阻抗 ? 夾在兩個(gè)接地平面之間的導(dǎo)線 ? 半導(dǎo)體襯底上的導(dǎo)線 經(jīng)驗(yàn)公式 (與導(dǎo)線的長(zhǎng)度及頻率無(wú)關(guān)，對(duì)芯片上的導(dǎo)線， Z0=10~200Ω) 傳輸線效應(yīng) 信號(hào)波形的傳輸速度 注：大多數(shù)介質(zhì)材料的相對(duì)導(dǎo)磁率 μr≈1 實(shí)例 : 信號(hào)傳播過(guò)印制板上的 20cm長(zhǎng)導(dǎo)線，所需時(shí)間 信號(hào)傳播過(guò)芯片上的 10cm長(zhǎng)導(dǎo)線，所需時(shí)間 傳輸線效應(yīng) 信號(hào)反射與終端阻抗 終端阻抗決定了當(dāng)波到達(dá)導(dǎo)線末端時(shí)有多少比例被反射 反射系數(shù) 終端信號(hào)幅度 反射電壓、電流 入射電壓、電流 終端電阻 線的特征阻抗 傳輸線 終端阻抗 信號(hào)源阻抗 線特征阻抗 輸入信號(hào) 傳輸線效應(yīng) 不同終端時(shí)傳輸線的特性 2/,2/00i n ci n cLIIVVZZ?????? ?終端匹配0,1???????IVVZin cL ?終端開(kāi)路in cLIIVZ???????,010 ?終端短路信號(hào)源內(nèi)阻的 影響 1????LZ終端開(kāi)路條件：V55 0才能上升到需經(jīng)若干個(gè)信號(hào)臺(tái)階式上升信號(hào)源內(nèi)阻很大f l i g h tStZR ?最理想的情況就能達(dá)到個(gè)信號(hào)經(jīng)信號(hào)源內(nèi)阻匹配V510f l i g h tStZR ?V55/0才能上升到需經(jīng)若干個(gè)蕩信號(hào)產(chǎn)生嚴(yán)重過(guò)沖及振信號(hào)源內(nèi)阻很小f l i g h tStZR ??ltflight ?3. 經(jīng) tflight返回源端，亦發(fā)生近全反射（ ρ =2/3） ，使波幅增加 2/3倍 4. 依次類推，直至波幅達(dá)到 5V 傳輸線效應(yīng) 傳輸線瞬態(tài)響應(yīng) :斜格圖 1. 5V輸入信號(hào)中只有一部分注入到傳輸線中 2. 經(jīng) tfight到達(dá)末端，然后發(fā)生全反射（ ρ =1)，使波幅加倍 00 ??? inSs o u r c eVRZ Z 傳輸線效應(yīng) 輸入信號(hào)上升時(shí)間的影響 0輸入信號(hào)的上升時(shí)間為?f l i g h tr tt ??于飛行時(shí)間輸入信號(hào)的上升時(shí)間等 傳輸線效應(yīng) 電容終端情形 ???????50pF2500ZCRRLLSps1 1 969000?????Lf l i g h tpLLf l i g h tCZCt總傳輸延時(shí)充電所需時(shí)間對(duì)飛行時(shí)間 傳輸線效應(yīng) 有損傳輸線 傳輸方式與無(wú)損傳輸線相似 ， 但幅值沿傳輸線不斷衰減 線分布傳輸線時(shí)，以電阻效應(yīng)為主，當(dāng) RC2 0 ??? ZR? 輸入信號(hào)的上升或下降時(shí)間 傳輸線的飛行時(shí)間： ? 對(duì) 1cm的芯片上導(dǎo)線， tr150ns ? 對(duì) 50cm的 PCB導(dǎo)線， tr8ns ? 導(dǎo)線的總電阻 傳輸線的特征阻抗 ： ? 導(dǎo)線長(zhǎng)度滿足條件（由上面兩個(gè)限制決定）： ? 傳輸線無(wú)損條件： ?/)( lttt f l i g h tfr ?? 傳輸線效應(yīng) 何時(shí)需考慮傳輸線效應(yīng)？ 05ZR ?clrLlct r 5 ??2/0ZR ?實(shí)例： AI1層導(dǎo)線 W c Z0 Lmax trmax 110aF/μm 60Ω 4000 μm 67ps 10μm 380aF/μm 17Ω 188ps 傳輸線效應(yīng) 抑制傳輸線效應(yīng) :阻抗匹配 Z 0 Z L Z 0 Z 0 Z 0 Z S 在導(dǎo)線源端串聯(lián)匹配阻抗 在導(dǎo)線末端并聯(lián)匹配阻抗 傳輸線效應(yīng) 匹配阻抗的獲得 :方式 ? 利用 MOSFET實(shí)現(xiàn)阻抗，通過(guò)調(diào)整 FET尺寸實(shí)現(xiàn)阻抗的匹配 ? CMOS工藝， W=53μm的 nFET與 W=135μm的 pFET組合可實(shí)現(xiàn) 50Ω的阻抗 Out M r V DD 傳輸線效應(yīng) 匹配阻抗的獲得 :問(wèn)題 1 ? 問(wèn)題 ： FET阻抗隨工藝、電壓、溫度的變化高達(dá) 100％，而匹配阻抗的精度要求為 10％ ? 對(duì)策 ：分段線匹配驅(qū)動(dòng)器。為抑制此效應(yīng)，引入電容縮小因子ε c(1,但 S），適當(dāng)減少因尺寸縮小導(dǎo)致的 C的增加，但對(duì)長(zhǎng)線效果不顯著 互連延時(shí)優(yōu)化 采用低電阻率的互連導(dǎo)體 采用 Cu導(dǎo)體取代 Al導(dǎo)體 → 電阻率下降 → 降低 R 常見(jiàn)導(dǎo)體的電阻率 互連延時(shí)優(yōu)化 采用低介電常數(shù)的互連介質(zhì) ? 采用低介電常數(shù)介質(zhì)取代 SiO2→ 降低 C 常見(jiàn)介質(zhì)的介電常數(shù) rox ??? ????0相對(duì)介電常數(shù)真空介電常數(shù)介電常數(shù)材料 εr 真空（ Free space) 1 氣凝膠（ Aerogels） ~ 聚酰亞胺（ Polyimides） 34 二氧化硅（ SiO2） 玻璃環(huán)氧樹(shù)脂（ Glass –epoxy, 印制板） 5 氮化硅（ Si3N4） 氧化鋁（ Alumina，封裝） 硅（ Silicon） ? 降低互連介質(zhì)介電常數(shù)的好處 ? 延遲 ↓ ? 串?dāng)_ ↓ ? 功耗 ↓ ? 低介電常數(shù)介質(zhì)材料的類型 ? inanic (SiO2) ? anic (Polyimides) ? aerogels (ultra lowk) 工藝尺寸 ?m ?m ?m ?m ?m ?m 介電常數(shù) ? 互連延時(shí)優(yōu)化 采用低介電常數(shù)的互連介質(zhì) (續(xù) ) 互連延時(shí)優(yōu)化 采用過(guò)渡金屬硅化物 n + n + SiO 2 Poly(良好的附著力 與覆蓋性） Silicide（高導(dǎo)電性） p ? 硅化物（ Silicide） ?硅與一種難熔金屬形成的合成多晶材料 ?導(dǎo)電性好（電導(dǎo)率比多晶大