【正文】 CMOS 數(shù)字集成電路的應用要點 。比之 TTL，其突出優(yōu)點為：微功耗、抗干擾能力強。 510Ω RI ROFF ，相應輸入端為低電平。 EXIT 或門和或非門的多余輸入端接邏輯 0 或者與有用輸入端并接 EXIT [例 ] 欲用下列電路實現(xiàn)非運算 ， 試改錯 。 EXIT 3. 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。 輸出端不允許直接接電源 VCC 或直接接地。 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有 一個門工作，其他門輸出處于高阻狀態(tài)。 例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 xx74xx00 引腳圖 雙列直插 14 引腳 四 2 輸入與非門 EXIT 2. TTL 集成邏輯門的使用要點 (1)電源電壓用 + 5 V， 74 系列應滿足 5 V ? 5% 。但工作速 度 (平均傳輸延遲時間 tpd )和平均功耗不同。 CT74 系列(即標準 TTL ) CT74L 系列 (即低功耗 TTL 簡稱 LTTL) CT74H 系列(即高速 TTL簡稱 HTTL) CT74S 系列 (即肖特基 TTL 簡稱 STTL) CT74AS 系列 (即先進肖特基 TTL 簡稱 ASTTL) CT74LS 系列 (即低功耗肖特基 TTL 簡稱 LSTTL) CT74ALS 系列 (即先進低功耗肖特基 TTL 簡稱 LSTTL) EXIT 集成門的選用要點 (1)實際使用中的最高工作頻率 fm 應不大于邏輯門最高工作 頻率 fmax 的一半 。 按工作溫度和電源允許變化范圍不同分為 CT74 系列 CT54 系列 EXIT 向高速 發(fā)展 向低功 耗發(fā)展 按平均傳輸延遲時間和平均功耗不同分 向減小 功耗 延遲積 發(fā)展 措施：增大電阻值 措施： (1) 采用 SBD 和抗飽和三極管； (2) 采用有源泄放電路； (3) 減小電路中的電阻值。 (2)構(gòu)成雙向總線 DI DO/DI DO 1 1 工作 DO 高阻態(tài) EN = 1 時，數(shù)據(jù) DO 經(jīng) G1 反相后傳送到總線上。 EXIT EN 即 Enable 功能表 Z 0 AB 1 Y EN 使能端的兩種控制方式 使能端低電平有效 使能端高電平有效 功能表 Z 1 AB 0 Y EN EN EXIT 2. 應用 任何時刻 EN EN EN3 中只能有一個為有效電平，使相應三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實現(xiàn)了總線的復用。 EN 稱使能信號或控制信號，A、 B 稱數(shù)據(jù)信號。 (二 )三態(tài)輸出門 1. 電路、邏輯符號和工作原理 工作原理 EN = 0 時， P = 1， VD 截止 電路等效為一個輸入為 A、 B 和1 的 TTL 與非門。 這時，從輸出端 Y 看進去，對地和對電源 VCC 都相當于開路， 輸出端呈現(xiàn)高阻態(tài) ，相當于輸出端開路。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。 OC 門的 UOL ? ， UOH ? VDD，正好符合 CMOS 電路 UIH ? VDD， UIL ? 0的要求。 EXIT TTL CMOS RL VDD +5 V (3)實現(xiàn)電平轉(zhuǎn)換 TTL 與非門有時需要驅(qū)動其他種類門電路，而不同種類門電路的高低電平標準不一樣。 解 ： 為保證電路正常工作，應滿足 FCOLFV5C IRUUIR ????mA 10V 2V 5 C??? R即因此 RC = 270 ? 分析： 該電路只有在 A、 B 均為高電平，使輸出 uO 為低電平時，LED 才導通發(fā)光；否則 LED 中無電流流通，不發(fā)光。 注意 CDABCDABY ????EXIT (2)驅(qū)動顯示器和繼電器等 [例 ] 下圖為用 OC 門驅(qū)動發(fā)光二極管 LED 的顯示電路。 Y 只有 OC 門才能實現(xiàn)線與。 Y2。 工作原理 OC門 EXIT 相當于與門作用。 輸入有低電平時， V2和 V5 截止，輸出為高電平 UOH ? VC 。 它們都是在與非門基礎上發(fā)展出來的 ， TTL 與非門的上述特性對這些門電路大多適用 。 EXIT 使用時需 外接 上拉電阻 RL 即 Open collector gate， 簡稱 OC 門。 EXIT 5. 功耗 延遲積 常用功耗 P 和平均傳輸延遲時間 tpd 的乘積 (簡稱 功耗 – 延遲積 )來 綜合評價門電路的性能 ， 即 M = P tpd 性能優(yōu)越的門電路應具有功耗低、工作速度高的 特點，然而這兩者矛盾。 輸入電壓波形上升沿 UIm 處到輸出電壓下降沿 Uom處間隔的時間稱 導通延遲時間 tPHL。 通常按照負載電流的流向?qū)⑴c非門負載分為 灌電流負載 拉電流負載 EXIT 由于三極管存在開關時間 ， 元 、 器件及連線存在一定的寄生電容 ， 因此輸入矩形脈沖時 ， 輸出脈沖將延遲一定時間 。 實用中常用 扇出系數(shù) NOL 表示電路負載能力。 負載電流從與非門的輸出端流向外負載。 邏輯 1 AAY b ??? 1因此，可畫出波形如圖所示。 邏輯 0 因此 Ya 輸出恒為高電平 UOH 。 (a) (b) t A V V O 不同 TTL 系列， RON、 ROFF 不同。 對 STTL 系列 ， RON ? k?。 RON 稱開門電阻 。 RI ROFF 時，相應輸入端相 當于輸入低電平。UNH = UIH – UON 輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為 噪聲容限 。 指輸入低電平時，允許的最大正向噪聲電壓。 USH = 3V USL = UOFF UON UTH 近似分析時認為： uI UTH，則與非門開通， 輸出低電平 UOL； uI UTH，則與非門關閉， 輸出高電平 UOH。 開門電平 UON 保證輸出 不高于 標準低電平 USL 時 ,允許的輸入高電平的最小值 。 標準低電平 USL 當 uO ≤ USL 時，則認為輸出低電平，通常取 USL = V。 截止區(qū)：與非門處于關門狀態(tài) 。 uI 很大時工作于 CD 段，這時 V V5 飽和，輸出恒為低電平， UOL ? ，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。 深 注意 2. TTL與非門的工作原理 EXIT 電壓傳輸特性測試電路 0 uO/V uI/V A C D B UOH UOL STTL與非門 電壓傳輸特性曲線 (三 ) TTL 與非門的外特性及主要參數(shù) 1. 電壓傳輸特性 和噪聲容限 輸出電壓隨輸入電壓變化的特性 uI 較小時工作于 AB 段，這時 V V5 截止， VV4 導通，輸出恒為高電平，UOH ? ，稱與非門工作在截止區(qū)或處于關門狀態(tài)。 倒置放大 飽 和 飽和 截止 導通 TTL 電路輸入端懸空時相當于輸入高電平。 1 V uY = UCE5(sat) ? V 輸出為低電平 因此，輸入均為高電平時，輸出為低電平。 V 這時 V V5 飽和。 uY = 5V V V = V 電路輸出為高電平。 V2 截止使 uC2 ? VCC = 5 V， 5 V 因此，輸入有低電平時，輸出為高電平。 1 V 這時 V V5 截止。 V V V ? 輸入端有一個或數(shù)個為 低電平時， 輸出高電平。 RB、 RC 和 V6 所構(gòu)成的有源泄放電路的 作用是提高開關速度，它們 不影響與非門的邏輯功能， 因此下面的工作原理分析中 也不予考慮。其中 V3 和 V4 構(gòu)成復合管，與 V5 構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負載能力。 RB、 RC 和 V6 構(gòu)成有源泄放電路，用以減小 V5管開關時間，從而提高門電路工作速度。正常信號輸入時， VD1 ~ VD3不工作，當輸入的負極性干擾電壓大于二極管導通電壓時，二極管導通，輸入端負電壓被鉗在 V上，這不但抑制了輸入端的負極性干擾，對 V1 還有保護作用。 輸入級主要由多發(fā)射極管 V1 和基極電