【正文】 CMOS 數(shù)字集成電路的應(yīng)用要點(diǎn) 。比之 TTL，其突出優(yōu)點(diǎn)為：微功耗、抗干擾能力強(qiáng)。 510Ω RI ROFF ，相應(yīng)輸入端為低電平。 EXIT 或門(mén)和或非門(mén)的多余輸入端接邏輯 0 或者與有用輸入端并接 EXIT [例 ] 欲用下列電路實(shí)現(xiàn)非運(yùn)算 ， 試改錯(cuò) 。 EXIT 3. 多余輸入端的處理 與門(mén)和與非門(mén)的多余輸入端接邏輯 1 或者與有用輸入端并接。 輸出端不允許直接接電源 VCC 或直接接地。 三態(tài)輸出門(mén)的輸出端可并聯(lián)使用，但同一時(shí)刻只能有 一個(gè)門(mén)工作，其他門(mén)輸出處于高阻狀態(tài)。 例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 xx74xx00 引腳圖 雙列直插 14 引腳 四 2 輸入與非門(mén) EXIT 2. TTL 集成邏輯門(mén)的使用要點(diǎn) (1)電源電壓用 + 5 V， 74 系列應(yīng)滿足 5 V ? 5% 。但工作速 度 (平均傳輸延遲時(shí)間 tpd )和平均功耗不同。 CT74 系列(即標(biāo)準(zhǔn) TTL ) CT74L 系列 (即低功耗 TTL 簡(jiǎn)稱 LTTL) CT74H 系列(即高速 TTL簡(jiǎn)稱 HTTL) CT74S 系列 (即肖特基 TTL 簡(jiǎn)稱 STTL) CT74AS 系列 (即先進(jìn)肖特基 TTL 簡(jiǎn)稱 ASTTL) CT74LS 系列 (即低功耗肖特基 TTL 簡(jiǎn)稱 LSTTL) CT74ALS 系列 (即先進(jìn)低功耗肖特基 TTL 簡(jiǎn)稱 LSTTL) EXIT 集成門(mén)的選用要點(diǎn) (1)實(shí)際使用中的最高工作頻率 fm 應(yīng)不大于邏輯門(mén)最高工作 頻率 fmax 的一半 。 按工作溫度和電源允許變化范圍不同分為 CT74 系列 CT54 系列 EXIT 向高速 發(fā)展 向低功 耗發(fā)展 按平均傳輸延遲時(shí)間和平均功耗不同分 向減小 功耗 延遲積 發(fā)展 措施：增大電阻值 措施： (1) 采用 SBD 和抗飽和三極管； (2) 采用有源泄放電路； (3) 減小電路中的電阻值。 (2)構(gòu)成雙向總線 DI DO/DI DO 1 1 工作 DO 高阻態(tài) EN = 1 時(shí)，數(shù)據(jù) DO 經(jīng) G1 反相后傳送到總線上。 EXIT EN 即 Enable 功能表 Z 0 AB 1 Y EN 使能端的兩種控制方式 使能端低電平有效 使能端高電平有效 功能表 Z 1 AB 0 Y EN EN EXIT 2. 應(yīng)用 任何時(shí)刻 EN EN EN3 中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門(mén)工作，而其他三態(tài)輸出門(mén)處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。 EN 稱使能信號(hào)或控制信號(hào)，A、 B 稱數(shù)據(jù)信號(hào)。 (二 )三態(tài)輸出門(mén) 1. 電路、邏輯符號(hào)和工作原理 工作原理 EN = 0 時(shí)， P = 1， VD 截止 電路等效為一個(gè)輸入為 A、 B 和1 的 TTL 與非門(mén)。 這時(shí)，從輸出端 Y 看進(jìn)去，對(duì)地和對(duì)電源 VCC 都相當(dāng)于開(kāi)路， 輸出端呈現(xiàn)高阻態(tài) ，相當(dāng)于輸出端開(kāi)路。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。 OC 門(mén)的 UOL ? ， UOH ? VDD，正好符合 CMOS 電路 UIH ? VDD， UIL ? 0的要求。 EXIT TTL CMOS RL VDD +5 V (3)實(shí)現(xiàn)電平轉(zhuǎn)換 TTL 與非門(mén)有時(shí)需要驅(qū)動(dòng)其他種類門(mén)電路，而不同種類門(mén)電路的高低電平標(biāo)準(zhǔn)不一樣。 解 ： 為保證電路正常工作，應(yīng)滿足 FCOLFV5C IRUUIR ????mA 10V 2V 5 C??? R即因此 RC = 270 ? 分析： 該電路只有在 A、 B 均為高電平，使輸出 uO 為低電平時(shí)，LED 才導(dǎo)通發(fā)光；否則 LED 中無(wú)電流流通，不發(fā)光。 注意 CDABCDABY ????EXIT (2)驅(qū)動(dòng)顯示器和繼電器等 [例 ] 下圖為用 OC 門(mén)驅(qū)動(dòng)發(fā)光二極管 LED 的顯示電路。 Y 只有 OC 門(mén)才能實(shí)現(xiàn)線與。 Y2。 工作原理 OC門(mén) EXIT 相當(dāng)于與門(mén)作用。 輸入有低電平時(shí)， V2和 V5 截止，輸出為高電平 UOH ? VC 。 它們都是在與非門(mén)基礎(chǔ)上發(fā)展出來(lái)的 ， TTL 與非門(mén)的上述特性對(duì)這些門(mén)電路大多適用 。 EXIT 使用時(shí)需 外接 上拉電阻 RL 即 Open collector gate， 簡(jiǎn)稱 OC 門(mén)。 EXIT 5. 功耗 延遲積 常用功耗 P 和平均傳輸延遲時(shí)間 tpd 的乘積 (簡(jiǎn)稱 功耗 – 延遲積 )來(lái) 綜合評(píng)價(jià)門(mén)電路的性能 ， 即 M = P tpd 性能優(yōu)越的門(mén)電路應(yīng)具有功耗低、工作速度高的 特點(diǎn)，然而這兩者矛盾。 輸入電壓波形上升沿 UIm 處到輸出電壓下降沿 Uom處間隔的時(shí)間稱 導(dǎo)通延遲時(shí)間 tPHL。 通常按照負(fù)載電流的流向?qū)⑴c非門(mén)負(fù)載分為 灌電流負(fù)載 拉電流負(fù)載 EXIT 由于三極管存在開(kāi)關(guān)時(shí)間 ， 元 、 器件及連線存在一定的寄生電容 ， 因此輸入矩形脈沖時(shí) ， 輸出脈沖將延遲一定時(shí)間 。 實(shí)用中常用 扇出系數(shù) NOL 表示電路負(fù)載能力。 負(fù)載電流從與非門(mén)的輸出端流向外負(fù)載。 邏輯 1 AAY b ??? 1因此，可畫(huà)出波形如圖所示。 邏輯 0 因此 Ya 輸出恒為高電平 UOH 。 (a) (b) t A V V O 不同 TTL 系列， RON、 ROFF 不同。 對(duì) STTL 系列 ， RON ? k?。 RON 稱開(kāi)門(mén)電阻 。 RI ROFF 時(shí)，相應(yīng)輸入端相 當(dāng)于輸入低電平。UNH = UIH – UON 輸入信號(hào)上疊加的噪聲電壓只要不超過(guò)允許值，就不會(huì)影響電路的正常邏輯功能，這個(gè)允許值稱為 噪聲容限 。 指輸入低電平時(shí)，允許的最大正向噪聲電壓。 USH = 3V USL = UOFF UON UTH 近似分析時(shí)認(rèn)為： uI UTH，則與非門(mén)開(kāi)通， 輸出低電平 UOL； uI UTH，則與非門(mén)關(guān)閉， 輸出高電平 UOH。 開(kāi)門(mén)電平 UON 保證輸出 不高于 標(biāo)準(zhǔn)低電平 USL 時(shí) ,允許的輸入高電平的最小值 。 標(biāo)準(zhǔn)低電平 USL 當(dāng) uO ≤ USL 時(shí)，則認(rèn)為輸出低電平，通常取 USL = V。 截止區(qū)：與非門(mén)處于關(guān)門(mén)狀態(tài) 。 uI 很大時(shí)工作于 CD 段，這時(shí) V V5 飽和，輸出恒為低電平， UOL ? ，稱與非門(mén)工作在飽和區(qū)或處于開(kāi)門(mén)狀態(tài)。 深 注意 2. TTL與非門(mén)的工作原理 EXIT 電壓傳輸特性測(cè)試電路 0 uO/V uI/V A C D B UOH UOL STTL與非門(mén) 電壓傳輸特性曲線 (三 ) TTL 與非門(mén)的外特性及主要參數(shù) 1. 電壓傳輸特性 和噪聲容限 輸出電壓隨輸入電壓變化的特性 uI 較小時(shí)工作于 AB 段，這時(shí) V V5 截止， VV4 導(dǎo)通，輸出恒為高電平，UOH ? ，稱與非門(mén)工作在截止區(qū)或處于關(guān)門(mén)狀態(tài)。 倒置放大 飽 和 飽和 截止 導(dǎo)通 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平。 1 V uY = UCE5(sat) ? V 輸出為低電平 因此，輸入均為高電平時(shí)，輸出為低電平。 V 這時(shí) V V5 飽和。 uY = 5V V V = V 電路輸出為高電平。 V2 截止使 uC2 ? VCC = 5 V， 5 V 因此，輸入有低電平時(shí)，輸出為高電平。 1 V 這時(shí) V V5 截止。 V V V ? 輸入端有一個(gè)或數(shù)個(gè)為 低電平時(shí)， 輸出高電平。 RB、 RC 和 V6 所構(gòu)成的有源泄放電路的 作用是提高開(kāi)關(guān)速度，它們 不影響與非門(mén)的邏輯功能， 因此下面的工作原理分析中 也不予考慮。其中 V3 和 V4 構(gòu)成復(fù)合管，與 V5 構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負(fù)載能力。 RB、 RC 和 V6 構(gòu)成有源泄放電路，用以減小 V5管開(kāi)關(guān)時(shí)間，從而提高門(mén)電路工作速度。正常信號(hào)輸入時(shí)， VD1 ~ VD3不工作，當(dāng)輸入的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在 V上，這不但抑制了輸入端的負(fù)極性干擾，對(duì) V1 還有保護(hù)作用。 輸入級(jí)主要由多發(fā)射極管 V1 和基極電