微電子復(fù)習(xí)資料-文庫(kù)吧資料
2025-04-22 23:19本頁(yè)面
【正文】 些電參數(shù)。邏輯模擬、電路模擬、時(shí)序分析三者各有特點(diǎn)，SPICE軟件是一種混合模擬軟件，可以將這三種技術(shù)結(jié)合在一起，并通過(guò)適當(dāng)?shù)奶幚?，根?jù)用戶對(duì)電路各部分的不同需求，調(diào)用不同的分析程序分析不同的電路部分。電路模擬軟件主要有5部分組成：輸入處理、元器件模擬處理、建立電路方程方程求解和輸出處理。4. 電路模擬電路模擬是根據(jù)電路的拓?fù)浣Y(jié)構(gòu)和元件參數(shù)將需要分析的電路問(wèn)題轉(zhuǎn)換成適當(dāng)?shù)臄?shù)學(xué)方程并求解，根據(jù)計(jì)算機(jī)結(jié)果驗(yàn)證電路設(shè)計(jì)的正確性。3. 邏輯模擬邏輯模擬是指通過(guò)邏輯圖形輸入或直接用硬件描述語(yǔ)言將所設(shè)計(jì)的電路輸入到計(jì)算機(jī)中，用軟件方法形成硬件模型，然后給定輸入激勵(lì)波形，利用該模型計(jì)算出各節(jié)點(diǎn)和輸出端的波形，由設(shè)計(jì)者判斷其正確性。VHDL語(yǔ)言是一種用形式化方法對(duì)時(shí)間上離散的離散系統(tǒng)進(jìn)行描述的語(yǔ)言，可以用來(lái)描述硬件電路，它可以抽象的表示電路的行為和結(jié)構(gòu)，在集成電路設(shè)計(jì)過(guò)程中，支持以系統(tǒng)級(jí)到門(mén)和器件級(jí)的電路描述，并具有在不同設(shè)計(jì)層次上的模擬驗(yàn)證機(jī)制，同時(shí)可作為綜合軟件的輸入語(yǔ)言，支持電路描述從高層向低層的轉(zhuǎn)換。本章主要講述系統(tǒng)描述以及模擬、綜合、邏輯模擬、電路模擬、時(shí)序分析、版圖設(shè)計(jì)的CAD工具，計(jì)算機(jī)輔助測(cè)試技術(shù)等。（6） 兼容設(shè)計(jì)方法兼容設(shè)計(jì)方法是綜合各種設(shè)計(jì)方法各自的優(yōu)勢(shì)，在同一芯片中把它們優(yōu)化組合起來(lái)，實(shí)現(xiàn)整體性能的優(yōu)化。（5） 可編程邏輯器件設(shè)計(jì)方法（PLD）是指用戶通過(guò)生產(chǎn)商提的通用器件自行進(jìn)行現(xiàn)場(chǎng)編程和制造，或者通過(guò)對(duì)于一或矩陣進(jìn)行掩膜編程，得到所需的專用集成電路。與門(mén)陳列方法相比，標(biāo)準(zhǔn)單元方法可以具有較高的芯片利用率和連線布通率，在設(shè)計(jì)中可以盡可能的進(jìn)行優(yōu)化，在設(shè)計(jì)時(shí)有更強(qiáng)的選擇性，但這種技術(shù)依賴于標(biāo)準(zhǔn)單元庫(kù)的發(fā)展，建立標(biāo)準(zhǔn)單元庫(kù)需要較高的成本和較長(zhǎng)的周期，而且當(dāng)工藝更新時(shí)，需要花費(fèi)較大的代價(jià)進(jìn)行修改和更新，也難以實(shí)現(xiàn)高精度模擬電路。（3） 標(biāo)準(zhǔn)單元設(shè)計(jì)方法屬于定制設(shè)計(jì)方法，它需要設(shè)計(jì)出制備工藝所需要的所有掩模板。（2） 門(mén)陳列設(shè)計(jì)方法（GA）方法門(mén)陳列設(shè)計(jì)方法是一種半定制技術(shù)，它是在一個(gè)芯片上把形狀和尺寸相同的單元拍成陳列形式，每個(gè)單元內(nèi)部包含若干個(gè)器件，單元之間留有布線通道，通道寬度和位置固定，并預(yù)先完成接觸孔和連線以外的所有加工步驟，形成母中，然后根據(jù)不同的應(yīng)用，設(shè)計(jì)出不同的接觸孔版和金屬連線版，在單元內(nèi)部連線以實(shí)現(xiàn)某種門(mén)的功能，再通過(guò)單元間連線實(shí)現(xiàn)電路功能。（1） 全定制設(shè)計(jì)方法是指系統(tǒng)功能設(shè)計(jì)、邏輯和電路設(shè)計(jì)完成以后，在優(yōu)化每個(gè)器件的電路參數(shù)和器件參數(shù)的情況下，通過(guò)人機(jī)交互圖形系統(tǒng)，人工設(shè)計(jì)版圖中的各個(gè)器件和連線，以獲得最佳性能和最小芯片尺寸。2. 集成電路的設(shè)計(jì)流程集成電路設(shè)計(jì)主要包括三個(gè)階段：（1） 系統(tǒng)功能設(shè)計(jì)（2） 邏輯與電路設(shè)計(jì)（3） 版圖設(shè)計(jì)3. 集成電路的設(shè)計(jì)規(guī)則集成電路設(shè)計(jì)規(guī)則一般有兩種表示方法，一種是以入為單位的設(shè)計(jì)規(guī)則，另一種是以微米為單位的設(shè)計(jì)規(guī)則。設(shè)計(jì)信息描述。（3） 與分立器件的電路設(shè)計(jì)相比，布局、布線等版圖設(shè)計(jì)過(guò)程是集成電路設(shè)計(jì)中所特有的。設(shè)計(jì)方法及各種計(jì)算機(jī)輔助設(shè)計(jì)手段在集成電路設(shè)計(jì)中起著越來(lái)越重要的作用。（3） 封裝的分類(lèi)：按封裝管殼的材料可分為金屬封裝、塑料封裝和陶瓷封裝。8．封裝技術(shù)（1）封裝的工藝封裝的第一步是劃片，劃片后進(jìn)行鍵合封裝。7. 隔離技術(shù)在集成電路中需要制作大量晶體管，如何把這些晶體管在電學(xué)上隔離開(kāi)是非常重要的，目前常用的隔離技術(shù)主要包括PN結(jié)隔離、等平面氧化層隔離、溝槽隔離、介質(zhì)隔離等幾種方式。C~450176。CVD膜的結(jié)構(gòu)可以使單晶、多晶或非晶態(tài)。退火的方法有很多，最早采用也是最方便的是爐退火，近年來(lái)發(fā)展了多種快速退火工藝，比較常用的有脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源等。摻雜濃度是注入雜質(zhì)離子的數(shù)目決定。（2） 離子注入離子注入是將具有很高能量的帶電雜質(zhì)離子注入半導(dǎo)體襯底中的摻雜技術(shù)。3. 擴(kuò)散與離子注入集成電路工藝中經(jīng)常采用的摻雜技術(shù)主要有擴(kuò)散和離子注入（1） 擴(kuò)散工藝通常包括兩個(gè)步驟，即在恒定表面濃度條件下的預(yù)淀積和在雜質(zhì)總量不變情況下的再分布。2. 氧化在現(xiàn)代集成電路工藝中，氧化是必不可少的工藝技術(shù)，在硅表面上生長(zhǎng)的氧化硅層不但能緊密依附在硅襯底上，而且具有非常穩(wěn)定的化學(xué)性質(zhì)和電絕緣性，因此氧化硅層在集成電路中起著極其重要的作用。常用的腐蝕方法分為濕法刻蝕和干法刻蝕兩大類(lèi)。（3） 刻蝕技術(shù)光刻得到的光刻膠圖形并不是器件的最終組成部分，光刻得到的只是由光刻膠組成的臨時(shí)圖形，為了得到集成電路真正需要的圖形，還必須將這些光刻膠圖形轉(zhuǎn)換成硅片上的圖形。（1） 光刻所需要的三要素為：光刻板、掩模板和光刻機(jī)。5. 存儲(chǔ)器存儲(chǔ)器是各種數(shù)字計(jì)算機(jī)的主要部件，也是許多其他電子系統(tǒng)中必不可少的，存儲(chǔ)器功能可分為以下幾類(lèi)：（1） 只讀存儲(chǔ)器（ROM）（2）
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1