eda技術(shù)課程設(shè)計(jì)-四人搶答器設(shè)計(jì)-文庫吧資料
2024-11-04 01:31本頁面
【正文】 39。 end if。 end if。 then if tb=0000 then tb=0010。 then if en=39。event and co=39。 then tb=0010。 or stop=39。 p2:process(co,rst,en,stop,tb) begin if rst=39。 end if。 end if。139。 then if ta=0000 then ta=1001。 if en=39。 then co=39。event and clk=39。 then ta=0000。 or stop=39。 begin p1:process(clk,rst,en,stop,ta) begin if rst=39。 end js。 warn:buffer std_logic。 use 。 library ieee。 ring=ringf。 end if。 end if。 else ringf=39。 then if t111111 then ringf=not ringf。 and sinor=39。 then if en=39。event and clk2=39。039。 then t=000000。 p2rocess(clk2,en,rst,t) begin if rst=39。 end if。states=0000。 else tmp=39。tmp=39。139。039。 then states=0011。 elsif c=39。tmp=39。139。039。 then states=0001。 then if a=39。 elsif tmp=39。139。139。 begin sinor=a or b or c or d。 architecture one of qdjb is signal sinor,ringf,tmp:std_logic。 states:out std_logic_vector(3 downto 0))。 a,b,c,d:in std_logic。 use 。 五、參考文獻(xiàn) [l] 曹晰燕、周鳳臣、聶春燕，《 EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)》，清華大學(xué)出版社， 2020； [2] 潘松、黃繼業(yè)，《 EDA 技術(shù)與 VHDL》，清華大學(xué)出版社， 2020； [3] 譚會(huì)生、瞿遂春，《 EDA 技術(shù)綜合應(yīng)用實(shí)例與分析》，西安電子科技大學(xué)出版社， 2020； [4] 黃仁欣，《 EDA 實(shí)用教程》，清華大學(xué)出版社， 2020 附錄 程序清單 library ieee。示波器也是一個(gè)很重要的工具，我們應(yīng)該熟練掌握。 最后，在硬件調(diào)試方面我也積累了很多經(jīng)驗(yàn)。 其次，我加深對(duì)工程的認(rèn)識(shí)，知道要先干什么后干什么，分幾個(gè)模塊，以及了解各模塊之間的聯(lián)系。但是經(jīng)過這 2 個(gè)星期 的磨練，我十分明顯的感覺到了自己的進(jìn)步 。 EDA，即 Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化，只學(xué)會(huì)了書本是遠(yuǎn)遠(yuǎn)不夠的，沒有親自編寫程序，調(diào)試程序，修改程序，你永遠(yuǎn)也不可能知道設(shè)計(jì)的真諦。 方案缺點(diǎn)：沒有實(shí)現(xiàn)加減分功能。然后打開 GW48PK2 實(shí)驗(yàn)系統(tǒng)，執(zhí)行菜單“ toolsprogrammer”，點(diǎn)擊“ add file? ”加載下載文件：點(diǎn)擊“ hardware setu
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1