【正文】 光段接 高電平“ H‖ 共陽極 : 公共端接 高電平“ H‖ 發(fā)光段接 低電平“ L‖ Abcdefg分類： h—小數(shù)點(diǎn) * abcdefg+5V(a)3) LED數(shù)碼管 50 驅(qū)動(dòng)共？極數(shù)碼管 常用的集成七段顯示譯碼器 (1)CMOS七段顯示譯碼器 74HC4511 a b c d e f g D 0 7 4 H C 4 5 1 1 D 3 D 2 D 1 LT BL LE 燈測(cè)試 輸入 8421BCD碼輸入 高電平 有效 七段譯碼輸出 高電平 有效 均為低電平有效 （消隱）滅燈 輸入 鎖存使能輸入 高電平 有效 LE的功能：當(dāng) 時(shí)，若 LE=0，譯碼器輸出隨輸入碼的變化而變化；當(dāng) LE由 0跳變?yōu)?1時(shí)，輸入碼被鎖存。 ⅱ 、分段式 : 數(shù)碼由分布在同一平面上的若干段發(fā)光筆劃組成，顯示某個(gè)字符，只需使相應(yīng)發(fā)光段亮。 Y0 Y1 Y2 2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 ,9)2,1,0( ?????imYii二～十進(jìn)制譯碼器邏輯圖 47 三、七段顯示譯碼器 脈沖信號(hào) 計(jì)數(shù)器 譯碼器 驅(qū)動(dòng)器 顯示器 K H z 2. 顯示器 1) 數(shù)碼顯示方式 ⅰ 、字形重疊式 :不同字符的電極重疊放置，顯示某個(gè)字符， 只需使相應(yīng)電極發(fā)亮。 ( 0 , 1 , 2 9 )iiY m i??邏輯式： mi是 A A A A0的第 i個(gè)最小項(xiàng)。 43 74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表 輸 入 輸 出 E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 L L X X X X H H H H H H H H H L D L L L D H H H H H H H H L D L L H H D H H H H H H H L D L H L H H D H H H H H H L D L H H H H H D H H H H H L D H L L H H H H D H H H H L D H L H H H H H H D H H H L D H H L H H H H H H D H H L D H H H H H H H H H H D 44 二、二 ～十進(jìn)制譯碼器 將輸入的 BCD碼識(shí)別出來，并譯成相應(yīng)的控制信號(hào)的邏輯電路。 42 74 HC 138 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E 3 E 2 E 1 A 0 A 1 A 2 + 5 V D = E 2 E 1 Y 0 Y 0 ii mDEEY 13?當(dāng) A2A1A0 = 010 時(shí)， Y2=D 0 1 0 方法：① 使 E E1（或 E2 ） 使能有效， E2 （或 E1 ） 作為 數(shù)據(jù)輸入端，與總線相連； ②原三位二進(jìn)制碼輸入端作為三位通道選擇輸入； ③原輸出端作為八位通道輸出端。 CBA +5V ??????????37413741257571YYYYmmmmLYYmmL41 數(shù)據(jù)分配器：相當(dāng)于多輸出的 單刀多擲開關(guān) ，是一種能將數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。 L 注意此函數(shù)的特殊點(diǎn)：各乘積項(xiàng)含公共因子！ 注意：此處的 mi是 B、C、 D的第 i個(gè)最小項(xiàng)！ 1 0 1111 0 思考 :可以同時(shí)實(shí)現(xiàn)多個(gè)組合邏輯函數(shù)嗎 ? 39 例 3： 試用一片 74138加適當(dāng)?shù)倪壿嬮T電路產(chǎn)生如下多個(gè)輸出邏輯函數(shù)。 ——此即 MSI的設(shè)計(jì)方法 注意：二進(jìn)制碼的高位、低位！ 37 7620 mmmm ???? 74 HC 138 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E 3 E 2 E 1 A 0 A 1 A 2 7620 mmmm ????ABCAL ??例 1： （ p148） 用一片 74HC138實(shí)現(xiàn)函數(shù) 首先將函數(shù)式變換為最小項(xiàng)之和的形式 在譯碼器的輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合邏輯函數(shù) . +5V A B C L amp。 * 1 35 74 H C 13 8 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/ 2 74 HC 13 9 … … … … B0 B1 B2 B3 B4 ( 0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74 HC 13 8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 ( I ) 74 HC 13 8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74 HC 13 8 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 ( II ) ( III ) 例 （ p146） 用 74X139和 74X138構(gòu)成 5線 32線譯碼器 00 0111 0 1 1 1 000 111 選通 36 (3)用譯碼器實(shí)現(xiàn)邏輯函數(shù) 0120 AAAY ??? 0m? 74 HC 138 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E 3 E 2 E 1 A 0 A 1 A 2 + 5V E Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 A B C 11 mCBAY ???77 mCBAY ????22 mBCAY ??? . . . 當(dāng) E3 =1 ， E2 = E1 = 0時(shí) 3線 –8線譯碼器 的輸出包含輸入變量的全部最小項(xiàng)，每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng) (這里是所有最小項(xiàng)的求反 ) 。 138(2)的 S2,S3接地。 則， D3 、 D2 、 D1 、 D0 共同構(gòu)成了 4位地址線。 74 HC 138 Y 0Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E 3 E 2 E 1 A 0 A 1 A 2 + 5V E Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 C B A 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 1 0 1 順序脈沖發(fā)生器 * 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 高位 32 （ 2）譯碼器的擴(kuò)展： 例 2：用 74138構(gòu)成 416譯碼器 : 416譯碼器有 4個(gè)輸入端（四位二進(jìn)制碼）， 16個(gè)輸出端，可以使用兩個(gè) 74138構(gòu)成。 amp。 amp。 amp。 amp。 1 1 1 4Y 5Y 6Y 7Y 2E 1E amp。 amp。 amp。 amp。 注意邏輯符號(hào)的含義！ 27 74HC138(74LS138)集成譯碼器 （ 集成 3/8線譯碼器 ） A 0 A 1 A 2 1E 2E E 3 7Y G ND V CC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 1 1 12 1 3 14 15 1 6 引腳圖 邏輯符號(hào) 74 HC 138 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 E 3 E 2 E 1 A 0 A 1 A 2 注意邏輯符號(hào)的含義！ 2) 邏輯符號(hào)及引腳圖 28 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 amp。 amp。 1 amp。 ． ． ． ． ． ． x0 x1 Xn1 Y0 Y1 EI x0 xn1 x1 Y2n1 Y1 Y0 Y2n1 二進(jìn)制譯碼器 EI 當(dāng)輸入或輸出為低電平有效時(shí)，符號(hào)框外部邏輯變量 的邏輯狀態(tài)與符號(hào)框內(nèi)相應(yīng)的邏輯變量的邏輯狀態(tài)相反。 原碼 輸入 * 有 2n個(gè)輸出 Y2n1 Y1 Y0 低電平有效 EI 輸入使能 ． ． ． ． ． ． x0 x1 Xn1 Y0 Y1 Yn EI 設(shè)輸入端的個(gè)數(shù)為 n，輸出端的個(gè)數(shù)為 M,則有 M=2n 23 ※ 邏輯符號(hào)說明 邏輯符號(hào)框外部的 符號(hào)，表示外部輸入或輸出信號(hào) 名稱，字母上面的 “ — ” 號(hào)說明該輸入或輸出是低電平有效。 唯一地址譯碼器 代碼變換器 將一種代碼轉(zhuǎn)換成另一種代碼。 CD 4 532( 1 ) I0 I1 I 2 I3 I 4 I 5 I 6 I 7 Y0 Y1 Y2 EO EI GS CD 4 532( 0 ) I0 I1 I2 I3 I4 I 5 I 6 I 7 Y0 Y1 Y2 EO EI GS EI1 EO1 EI 0 EO0 A8 A9 A10 A11 A12 A13 A 14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS1 L2 GS GS0 G3 G 2 G1 G0 L3 ≥ 1 ≥ 1 ≥ 1 ≥ 1 1 0 1 0 0 0 0 若有效電平輸入 1