【正文】 NMOS放大器 右圖中 ， 因?yàn)楹谋M型 NMOS 負(fù)載管 M2的柵源短接 ， 所以 ， 無論輸出 VOUT如何變化 ， M2的 VGS都保持零值不變 。 更為嚴(yán)重的是 ，襯底偏置效應(yīng)導(dǎo)致 M1的交流等效電阻發(fā)生變化 ， 而使電壓增益發(fā)生變化 。 那么 ， 這個襯底偏置效應(yīng)又是如何作用于器件的呢 ? 首先 ， 在直流狀態(tài)下 ， 襯底偏置效應(yīng)使 M2的實(shí)際閾值電壓提高 ， 導(dǎo)致它的工作點(diǎn)發(fā)生偏離 。 要提高放大器的電壓增益 ， 就必須增加工作管和負(fù)載管的尺寸的比值 。 ? ?211 // oomVE rrgA ?? 分析 M2的工作就可以知道 ， 因?yàn)?M2的柵和漏都是固定電位 ， M2的源極電位對應(yīng)放大器的輸出端 VOUT，當(dāng)交流輸入信號使放大器的輸出 VOUT上下擺動時 ， 使M2的 VGS和 VDS同幅度地變化 ， ΔV GS=ΔV DS， 使 M2的工作曲線遵循平方律的轉(zhuǎn)移曲線 。 圖 6320 基本放大器 ?電阻負(fù)載 NMOS放大器 電壓增益 AV為： 式中 ， gm1是 NMOS管 M1在 飽和區(qū)的跨 導(dǎo) ， ro1是 M1 的交流輸出 電阻 。其基本工作管上是 NMOS晶體管 ， 各放大器之間的不同主要表現(xiàn)在負(fù)載的不同上 ， 也正是因?yàn)樨?fù)載的不同 ， 導(dǎo)致了其輸出特性上的很大區(qū)別 。 單級倒相放大器 倒相放大器的基本結(jié)構(gòu)通常是漏輸出的 MOS工作管和負(fù)載的串聯(lián)結(jié)構(gòu) 。 電路的結(jié)構(gòu)設(shè)計(jì)是根據(jù)功能和性能要求 ， 利用基本的積木單元適當(dāng)?shù)剡B接和組合來構(gòu)造電路 ， 通過器件的設(shè)計(jì)實(shí)現(xiàn)所需的性能參數(shù) 。在模擬集成電路中的放大電路有多種形式 ， 其基本構(gòu)成包括放大器件 (有時又稱為工作管 )和負(fù)載器件 。 要使 VGS不發(fā)生變化 ， 對于柵漏短接的 MOS管必須滿足兩個條件：一是 VGS不能被直接作用 ， 二是 MOS晶體管的電流不能發(fā)生變化 。究其原因是因?yàn)殡娐╇妷旱牟▌又苯愚D(zhuǎn)變?yōu)?MOS晶體管的 VGS的變化 。 圖 (a)， V1=VGS1， V2=VGS1+VGS2；圖 (b)是一個 CMOS的分壓器結(jié)構(gòu) ， 它的分壓原理與 NMOS并沒有什么區(qū)別 ， 它的 Vo也可以用上式計(jì)算 。 在電子線路中常采用電阻分壓電路作為電壓偏置的發(fā)生電路 ， 在模擬集成電路中則常采用有源電阻作為分壓電路的基本單元 。 （ 1） 通用電壓源 通用電壓源是一些簡單的電路 ， 它按電路要求產(chǎn)生直流電壓 ， 并控制相關(guān)器件的工作狀態(tài) ， 一般沒有特殊要求 。 在模擬集成電路中的電壓偏置分為兩種類型：通用電壓偏置電路和基準(zhǔn)電壓電路 。 圖 6315 電壓偏置電路 前面雖然尚未介紹電壓偏置電路 ， 但實(shí)際上在上一段已經(jīng)用到了電壓偏置 ， 例如 ， 電流鏡中 VGS1和有源負(fù)載的偏置電壓 VB。 MM M3組成了一個兩輸出支路的NMOS電流鏡 ， MM5和 M6組成了兩輸出支路的 PMOS電流鏡 。 (a)簡單的電阻負(fù)載參考支路 (b)有源負(fù)載的參考支路 (c)自給基準(zhǔn)電流的結(jié)構(gòu) 如果在電流鏡中的 參考電流就是一個恒流 (如右圖所示 ) 那么 ， 整個電路中的相關(guān)支路 電流就獲得了穩(wěn)定不變 的基礎(chǔ) 。 下圖給出了 PMOS的基本電流鏡 (a) 、 威爾遜電流鏡 (b)和改進(jìn)型的威爾遜電流鏡 (c) 。 如果需要的是拉電流 ， 則可采用PMOS電流鏡 。 提高輸出電阻的基本 原理是在 M1的源極接 有 M2而形成的串聯(lián)電 流負(fù)反饋 。 威爾遜電流鏡正是 這樣的結(jié)構(gòu) 。 NMOS基本電流鏡 2) NMOS威爾遜電流鏡 NMOS基本電流鏡因?yàn)闇系篱L度調(diào)制效應(yīng)的作用 ， 交流輸出電阻變小 。所謂的電流鏡是由兩個 或多個并聯(lián)的相關(guān)電流 支路組成 ， 各支路的電 流依據(jù)一定的器件比例 關(guān)系而成比例 。 在通常情況下 ， 大部分的 MOS模擬集成電路中的 MOS晶體管 ， 不論是工作管 ， 還是負(fù)載管都工作在飽和區(qū) 。 電流偏置提供了電路中相關(guān)支路的靜態(tài)工作電流 ， 電壓偏置則提供了相關(guān)節(jié)點(diǎn)與地之間的靜態(tài)工作電壓 。 在 VLSI技術(shù)中所設(shè)計(jì)和應(yīng)用的模擬集成電路應(yīng)與主流技術(shù)相融合 ， 應(yīng)以 MOS模擬集成電路為主要的設(shè)計(jì)對象 。 （ A 與 B） 或 C （ A并聯(lián) B） 串聯(lián) C 圖 3 PMOS上拉管結(jié)構(gòu) 圖 4 PMOS上拉管電路 10__ DXDXY ????MOS管傳輸門實(shí)現(xiàn)的 2選 1數(shù)據(jù)選擇器 三、 MOS管傳輸邏輯電路 MOS管傳輸門 3012__0110__10__0__1 DXXDXXDXXDXXY ????????MOS管傳輸門實(shí)現(xiàn)的 4選 1數(shù)據(jù)選擇器 CMOS傳輸門 CMOS傳輸門實(shí)現(xiàn)的 4選 1數(shù)據(jù)選擇器 四 、 鎖存器和觸發(fā)器 鎖存器 （ 1） 基于二輸入與非門的 RS鎖存器 基于二輸入與非門的 RS觸發(fā)器 基于二輸入 NMOS與非門的 RS觸發(fā)器 基于二輸入 CMOS與非門的 RS鎖存器 （ 2）基于二輸入或非門的 RS鎖存器 基于二輸入或非門的 RS觸發(fā)器 基于二輸入 NMOS或非門的 RS觸發(fā)器 基于二輸入 CMOS或非門的 RS觸發(fā)器 鐘控鎖存器 （ 1）鐘控 RS鎖存器 鐘控 RS觸發(fā)器邏輯電路 用與或非門構(gòu)成鐘控 RS鎖存器電路 （ 2） 鐘控 D鎖存器 兩個反相器構(gòu)成正反饋閉環(huán)電路 鐘控 D鎖存器 D觸發(fā)器 下降沿觸發(fā)的 D觸發(fā)器 在 VLSI中的模擬集成電路單元主要用于處理信號鏈中的連續(xù)小信號 ， 即所謂的模擬信號 。 設(shè)計(jì)舉例 ______ _ ___ ___CDABF ??_________ __________ __ ))(( DCBAF ??? （ a） （ b） 二 、 靜態(tài) CMOS邏輯電路設(shè)計(jì) 靜態(tài) CMOS邏輯電路結(jié)構(gòu)特點(diǎn) 根據(jù)前面分析可知 ， CMOS邏輯電路結(jié)構(gòu)具有一定的規(guī)則 ， 如后圖所示 ， （ 1） 利用反相器電路結(jié)構(gòu)的形式； （ 2） 安排 NMOS下拉管串聯(lián)實(shí)現(xiàn) “ 與 ” ， 而 NMOS下 拉管并聯(lián)實(shí)現(xiàn) “ 或 ” ； （ 3） 設(shè)計(jì)相應(yīng)的互補(bǔ) PMOS上拉管 。 利用 NMOS工作管器件串聯(lián)實(shí)現(xiàn) “ 與 ” ， 并聯(lián)實(shí)現(xiàn) “ 或 ” 的結(jié)構(gòu)特點(diǎn) ， 可以實(shí)現(xiàn)復(fù)雜功能的邏輯電路 。 與 CMOS電路類似 ， NMOS電路中同樣不使用難于制造的電阻 。由于這種器件具有較小的幾何尺寸 ， 適合于制造大規(guī)模集成電路 。 設(shè)計(jì)規(guī)則本身并不代表光刻 、 化學(xué)腐蝕 、 對準(zhǔn)容差的極限尺寸 ， 它所代表的是容差的要求 。 如何向電路設(shè)計(jì)及版圖設(shè)計(jì)工程師精確說明工藝線的加工能力 ， 就是設(shè)計(jì)規(guī)則描述的內(nèi)容 。 版圖設(shè)計(jì)分自動設(shè)計(jì)和手動設(shè)計(jì)兩種 。 在電路設(shè)計(jì)中還要確定電路的類型 ， 例如 NMOS或CMOS電路 。 二 、 掩腌版制作 一、半導(dǎo)體晶體材料的制備 四 、 后部封裝 （ 在另外廠房 ） （ 1） 背面減薄 （ 2） 劃片 、 掰片 （ 3） 粘片 （ 4） 壓焊：金絲球焊 （ 5） 切筋 （ 6） 整形 （ 7） 封裝 （ 8） 沾錫：保證管腳的電學(xué)接觸 （ 9） 老化 （ 10） 成測 （ 11） 打字 、 包裝 五 、 CMOS工藝流程 CMOS INVERTER NWELL 第四部分 集成電路仿真（ SPICE） 一、仿真分析類型 DC Analysis AC SmallSignal Analysis Transient Analysis PoleZero Analysis SmallSignal Distortion Analysis Sensitivity An