【正文】 00000 00000 00000 00000 00000 00000 00000 00000 10000 00000 由圖 416 可知， +1 分路“ 1001”檢測波形對應(yīng)的二進制序列是： 00000 00000 01001 00000 00000 00000 10000 00000 00000 00000 00000 00001 00000 00010 00000 00000 00100 00000 00010 00000 26 圖 416 +1 分路“ 1001”檢測序列 圖 417 1 分路“ 0000”檢測序列 由圖 417 可知， 1 分路“ 0000”檢測波形對應(yīng)的二進制序列是： 11111 11000 01100 00000 00000 00000 00000 00100 00111 10000 00000 00001 00000 00010 00000 00000 00000 00000 00000 00000 +1 分路檢測到“ 10001”或“ 1001”，同時 1 分路檢測到“ 0000”時，三路信息的組 合邏輯為真，隨即同時產(chǎn)生一個與碼元寬度相同的檢測脈沖，表示 +1 分路檢測到的“ 10001”或“ 1001”正是一個代表四連“ 0”串的特殊序列。 圖 413 +1 序列分路波形 由圖 413 可知， +1 分路序列波形對應(yīng)的二進制序列是： 00000 10100 10010 00100 00100 01001 00000 10000 10001 01000 00010 10010 00001 00101 01000 01010 01010 10001 00100 00001 25 圖 414 1 序列分路波形 由圖 414 可知， 1 分路序列波形對應(yīng)的二進制序列是： 00000 01000 00100 10010 01001 00010 00100 00100 00000 10100 01001 00001 00010 00010 10001 00100 10101 00100 01001 00010 由 第三章的 敘述和公式 34 可知 ， 譯碼時， 要確定一個 四連“ 0”序列 ， 需要滿足下列情況之一 ： （ 1） +1 分路檢測到“ 10001”或“ 1001”，同時 1 分路檢測到“ 0000”；（ 2） 1 分路檢測到“ 10001”或“ 1001”，同時 +1 分路檢測到“ 0000”。 HDB3 碼編碼波形參見上節(jié)，此處不再給出。仿真過程中的關(guān)鍵圖符參數(shù)設(shè)置如表 42 所示。 圖 411 單極性不歸零的信源序列的頻譜圖 圖 412 雙極性歸零的 HDB3 碼的頻譜圖 總而言之， HDB3 碼編碼采用雙極性歸零碼型，不但消除了直流分量 ，而且為接收端從時域提取定時信號提供的方便，具有很好的實用價值。從頻譜來看，單極性不歸零碼的頻譜，主瓣寬度等于二進制碼流的比特速率（記作 Rb），存在直流分量和低頻分量，不適合長距離傳輸；雙極性歸零的 HDB3 碼由于相鄰碼元之間引入了相關(guān)性，改善了頻譜結(jié)構(gòu)，但主瓣寬度仍為 Rb，無直流分量，少低頻分量，適合長距離傳輸。 根據(jù)這兩點，觀察仿真圖并分析波形所表示出的信息序列與 HDB3 碼可知，仿真輸出的 HDB3 碼符合編碼規(guī)則。是否每四個連“ 0”串的第四個“ 0”換成“ V”符號；“ V”符號的極性是否與前一非 0 符號同極性；相鄰“ V”符號的極性應(yīng)符合交替反轉(zhuǎn)規(guī)律。需要說明的是，信息序列時延四個碼元后與“ B”碼序列合路后序列和“ V”碼序列在進行 AMI 碼編碼時都 21 默認(rèn)第一個 傳號 編碼 為 “ +1” ， 以保證后續(xù) 合路 的正確性 。根據(jù) AMI 碼的編碼規(guī)則，編碼正確。所以最后的編碼結(jié)果將會有四個碼元的時延。 20 因為 HDB3 碼四連“ 0”檢測時相鄰碼元的關(guān)聯(lián)性，對于信息序列而言，“ V”碼序列有一個碼元的時延，“ B”碼序列有四個碼元的時延。統(tǒng)計每個“ V”碼脈沖之間信息序列中“ 1”的個數(shù) ： 第一個“ V”碼之前有 2 個“ 1”，第一個“ V”碼和第二個“ V”碼之間有 4 個“ 1”，第二個“ V”碼和第三個“ V”碼之間有 9 個“ 1”，第三個“ V”碼和第四個“ V”碼之間有 3 個“ 1” ，第四個“ V”碼和第五個“ V”碼之間有 2 個“ 1” ，第五個“ V”碼和第六個“ V”碼之間有 1 個“ 1”， 第 六 個“ V”碼和第 七 個“ V”碼之間有 0 個“ 1” ，第 七 個“ V”碼和第 八 個“ V”碼之間有 19 個“ 1” 。隨后，將按仿真執(zhí)行順序給出關(guān)鍵點的波形及對應(yīng)的二進制序列串（便于對照），并 對 波形（對應(yīng)的二進制序列）做詳細(xì)分析。 17 圖 42 編碼器仿真電路圖 表 41 HDB3 碼編碼仿真關(guān)鍵圖符參數(shù) 圖符編號 庫 /圖符名稱 參數(shù)設(shè)置 3 Source： PN Seq Amp=， Offset=，F(xiàn)req=1000Hz 1 3 4 52 Source： Step Fct Amp=1V 1 3 49 Source： Pulse Train Amp=1V， Freq=1000Hz， Pulse Width= 9 Logic： NOR Threshold=， True Output=1V 0、 3 4 51 Logic： Cntr4 Threshold=， True Output=1V 13 Logic： OneShot Threshold=， Pulse Width=， True Output=1V 4 55 Logic： OneShot Threshold=， Pulse Width=， True Output=1V 4 54 Logic： OneShot Threshold=， 18 圖符編號 庫 /圖符名稱 參數(shù)設(shè)置 Pulse Width=， True Output=1V 1 50 Operator： And Threshold=， True Output=1V 30 Operator： Daley Daley Type： Interpolating Daley= 35 Operator： Daley Daley Type： Interpolating Daley=（可在 至 之間任意取值） 59 Operator： Daley Daley Type： Interpolating Daley= 2 4 56 Logic： SPDT Ctrl Thresh= 編碼器仿真波形及分析 圖 43 信息序列波形 由圖 43 可以得到信息序列波形對應(yīng)的二進制序列是： 01100 00011 01010 00010 10101 10010 01010 01000 01110 00001 10000 10000 00001 11100 10111 01111 11010 10110 10000 11100 本章的仿真分析都是基于該信息序列給出的，后續(xù)提及信息序列均指該序列，為避免重復(fù)，將不再列出該二進制序列串。 編碼器部分 編碼器電路 基于 SystemView 仿真系統(tǒng)構(gòu)建編碼器電路圖如 圖 42 所示。系統(tǒng)電路圖如圖 41 所示。仿真時設(shè)置二進制信息速率為 1000bps。同時記 +1 分路的檢測結(jié)果為 F1up、 F2up、 F3up， 1分路的檢測結(jié)果為 F1down， F2down， F3down 以示區(qū)別，則 （ 34） DCBAF ????3upFd o w nFd o w nFd o w nFupFupFF 3)21(3)21(4 ???? 16 4 仿真實驗及結(jié)果分析 本章將根據(jù)前述原理和設(shè)計思路，給出利用 SystemView 仿真系統(tǒng)構(gòu)建的系統(tǒng)電路圖、和各關(guān)鍵點的仿真波形圖，并對波形進行深入分析。由于兩路的檢測過程完全相同，下面就其一路信號給出“ 10001”、“ 1001”和“ 0000”檢測門電路的邏輯表達(dá)式，記五位移位寄存器的輸 出 分別為 A、 B、 C、 D、 E。當(dāng) +1 分路（ 1 分路）信號檢測出“ 10001”或“ 1001”，同時 1 分路（ +1 分路）信號檢測出“ 0000”時， 則可 確定檢測 到特殊序列，或門輸出 變?yōu)?1， 單穩(wěn)態(tài)觸發(fā)器產(chǎn)生寬度為四個碼元寬度的脈沖 ，傳號用“ 0”表示，空號用“ 1”表示 。譯碼部分主要由組合邏輯電路實現(xiàn)，原理圖如 圖 36 所示。 C L K計 數(shù) 器 M R Q 0 碼 型 變 換時 延 1 ~ 3 碼 元2 / 1 數(shù)據(jù) 選 擇器0信 息 序 列 輸 入“ V ” 碼 序 列“ B ” 碼 序列 輸 出C L K計 數(shù) 器 Q 0 2 / 1 數(shù)據(jù) 選 擇器單 穩(wěn) 態(tài) 觸 發(fā) 器 ( + 1 )單 穩(wěn) 態(tài) 觸 發(fā) 器 ( 1 )單 極 性 歸 零 序 列 輸 入A M I 碼 編 碼 輸 出 14 譯碼器設(shè)計方案 HDB3 碼的譯碼規(guī)則比較簡單 。當(dāng) Q0 為“ 1”時，輸入的信息序列中，當(dāng)前輸入的符號“ 1”為第奇數(shù)個，數(shù)據(jù)選擇器輸出“ +1”； 當(dāng) Q0 為“ 1”時，輸入的信息序列中，當(dāng)前輸入的符號“ 1”為第偶數(shù)個，數(shù)據(jù)選擇器輸出“ 1”。單極性歸零符號序列一方面作為計數(shù)器的時鐘信號， 統(tǒng)計 輸入序列 中符號“ 1” 的個數(shù) ，另一方面控制兩個單穩(wěn)態(tài)觸發(fā)器 產(chǎn)生脈沖 ，這兩個單穩(wěn)態(tài)觸發(fā)器的脈沖電平分別為“ +1”和“ 1” ，實現(xiàn)了單極性到雙極性的變換，單穩(wěn)態(tài)觸發(fā)器的脈沖寬度為信息序列碼元寬度的一半，實現(xiàn)了不歸零碼到歸零碼的碼型轉(zhuǎn)換 。 AMI 編碼器 圖 35 AMI 碼編碼電路原理框圖 AMI 碼的編碼方法是：將輸入編碼器的二進制信息符號“ 0”編為 AMI 碼的“ 0”符號；將二進制信息符號“ 1”編為交替出現(xiàn)的“ +1”和“ 1” AMI 碼。計數(shù)器的輸出 Q0，即計數(shù)器的最低位，具有奇偶判別功能，用 Q0的輸出信號控制數(shù)據(jù) 選擇器，當(dāng)“ 1”的個數(shù)為奇數(shù)時 Q0 輸出“ 1”，數(shù)據(jù)選擇器輸出“ V”碼序列；當(dāng)“ 1”的個數(shù)為偶數(shù)時 Q0 輸出為“ 0”，數(shù)據(jù)選擇器輸出“ 0”電平。 C L K計 數(shù) 器 M R Q 2 或 非 門時 鐘 輸 入信 息 序 列 輸 入連 “ 0 ” 組 檢 測 輸 出單 穩(wěn) 態(tài) 觸 發(fā) 器四 連 “ 0 ” 檢 測信 號“ V ” 碼 序列 輸 出 13 圖 34 “ B”碼產(chǎn)生電路原理框圖 信息序列為單極性不歸零碼，要 統(tǒng)計 輸入信息中“ 1”個數(shù)，需要先將單極性不歸零碼變換為單極性歸零碼，作為時鐘信號輸入。因此，“ B”碼產(chǎn)生器中計數(shù)器的作用就是對每個 取代節(jié) 后的“ 1”碼個數(shù) 的奇偶 進行 統(tǒng)計 ， 統(tǒng)計 結(jié)果 作為數(shù)據(jù)選擇器的控制信號 。 圖 33 “ V”碼產(chǎn)生電路原理框圖 “ B”碼產(chǎn)生器 由 HDB3 編碼規(guī)則可知，四連“ 0”的 取代節(jié) 可能是“ 000V”，也可能是“ B00V”，具體用哪個 取代節(jié) 去代替，要看它之前的 取代節(jié) 后的“ 1”碼的個數(shù)，當(dāng)“ 1”碼個數(shù)為偶數(shù)時，用“ B00V”代替，當(dāng)“ 1”碼個數(shù)為奇數(shù)時，則用“ 000V”代替。當(dāng)輸入的四連“ 0”檢測信號 跳變 為“ 1”時，單穩(wěn)態(tài)觸發(fā)器產(chǎn)生一個寬度和碼元 寬度相同的脈沖信號。 當(dāng)輸入信息為“ 1”時，計數(shù)器的清 零端有效，計數(shù)器處于清零狀態(tài)； 當(dāng)輸入信息中出現(xiàn)連“ 0”時，計數(shù)器處于計數(shù)狀態(tài)，每輸入一個“ 0”碼，計數(shù)器加 1，輸入端連續(xù)輸入四個“ 0”碼， 則 計數(shù)器的輸出端 Q2 輸出“ 1”，該狀態(tài)一方面反饋至計數(shù)器清零控制端通過和信息序列進行或非運算使計數(shù)器清零，另一方面作為四連“ 0”檢測信號輸出到后續(xù)的“ V”碼產(chǎn)生器。計數(shù)器的時鐘周期等于碼元寬度 。本節(jié)就此四個模塊的設(shè)計分別進行闡述。 表 31 HDB3 編碼過程 輸入信息 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 V 碼 0 0 0 0 +1 0 0 0 0 1 0 0 0 0 0 +1 0 0 B 碼 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 B 碼信息合路 +1 0 0 0 0 1 0 0 0 0 +1 1 +1 0 0 0 1 +1 H