第二章：‘c5000dsp硬件結(jié)構(gòu)-文庫吧資料
2024-10-06 14:00本頁面
【正文】 完成累加器的高位字和低位字之間的最大值比較 ， 即選擇累加器中較大的字并存儲在數(shù)據(jù)存儲器中 ，不改變狀態(tài)寄存器 ST0中的測試 /控制位和傳送寄存器（ TRN） 的值 。 ? 乘法器有兩個輸入：一個是從 TREG， 數(shù)據(jù)存儲器操作數(shù)，或一個累加器中選擇；另一個則從程序存儲器，數(shù)據(jù)存儲器，一個累加器或立即數(shù)中選擇。 乘法器 /加法器單元 ? 乘法器 /加法器與一個 40bit的累加器在一個單指令周期里完成 17x17bit的二進(jìn)制補(bǔ)碼運(yùn)算。桶形移位器能把輸入的數(shù)據(jù)進(jìn)行 0到 31bits的左移和 0到16bits的右移。 ALU可使用以下輸入： ? 16bit的立數(shù) ? 從數(shù)據(jù)存儲器讀出的 16bit字 ? 暫存器 T中的 16bit值 ?從數(shù)據(jù)存儲器讀出的兩個 16bit字 ? 從數(shù)據(jù)存儲器讀出的一個 32bit字 ? 從其中一個累加器輸出的 40bit值 ? ALU能起兩個 16bitALUs的作用，且在狀態(tài)寄存器 ST1中的 C16位置 1時，可同時完成兩個 16bit運(yùn)算 累加器： ? 累加器 ACCA和 ACCB存放從 ALU或乘法器 /加法器單元輸出的數(shù)據(jù)，累加器也能輸出到 ALU或乘法器 /加法器中。 ‘ C54x的算術(shù)邏輯單元（ ALU）： ‘ C54x/’LC54x使用 40bit的算術(shù)邏輯單元（ ALU） 和兩個40bit的累加器（ ACCA和 ACCB） 來完成二進(jìn)制補(bǔ)碼的算術(shù)運(yùn)算。 ? ‘ C54x還有一組尋址片內(nèi)外設(shè)的片內(nèi)雙向總線，通過CPU接口中的總線交換器與 DB和 EB 相連接。 ? PB總線能把存儲在程序空間的數(shù)據(jù)操作數(shù)（如系數(shù)表）傳送到乘法器和加法器中進(jìn)行乘 /累加運(yùn)算，或者在數(shù)據(jù)移動指令（ MVPD和 READA） 中傳送到數(shù)據(jù)空間。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1