【正文】 的計(jì)數(shù)器組成， 計(jì)數(shù)器將時(shí)、分、秒的各位依次選通到對(duì)應(yīng)的數(shù)碼管，動(dòng)態(tài)顯示 數(shù) 據(jù) [11]。在本次設(shè)計(jì)中，沒有設(shè)計(jì)分頻器，所以選擇手動(dòng)調(diào)整方案進(jìn)行設(shè)計(jì)。校時(shí)電路一般采用自動(dòng)快速調(diào)整和手動(dòng)調(diào)整 , “ 自動(dòng)快速調(diào)整”可利用分頻器輸出的不同頻率的脈沖使顯示時(shí)間自動(dòng)迅速調(diào)整時(shí)間。各計(jì)數(shù)器輸出信號(hào)經(jīng)譯碼器 譯碼后輸入 到數(shù)字顯示器， 使“天”、 “時(shí)”、“分”、“秒”得以數(shù)字顯示出來(lái)。 所以需要設(shè)計(jì)適合于本次設(shè)計(jì)的脈沖信號(hào)， 即“秒脈沖信號(hào)”（頻率為 1Hz）， 輸出的秒脈沖信號(hào)到計(jì)數(shù)器中進(jìn)行計(jì)數(shù)。 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 17 頁(yè) 共 36 頁(yè) 4 整體電路硬件設(shè)計(jì)方案 一般在設(shè)計(jì)之前都會(huì)有幾種方案的備選， 在 本次設(shè)計(jì)中，需要一個(gè)整體的設(shè)計(jì)方案， 必須 根據(jù)實(shí)際情況和條件因素，選擇最適合本次設(shè)計(jì) 的硬件電路研究 方案。 表 555定時(shí)器功能表 輸入 輸出 備注 復(fù)位 RD VI1 VI2 Vo T 當(dāng)控制電壓輸入端 VCO外接電壓時(shí)，表中 32 VCC應(yīng)用 VCC代替， 31 VCC應(yīng)用 21 VCC代替。 當(dāng) 1IV CCV32， 2IV CCV31時(shí)，基本 RS 觸發(fā)器 R=0， S=0，觸發(fā)器狀態(tài)都為 1，輸出為高電平 ,同時(shí) T 截止。 當(dāng) 1IV CCV32， 2IV CCV31時(shí)，比較器 C1的輸出為高電平，比較器 C2的輸出為低電平，基本 RS觸發(fā)器被置 1， T截止，輸出為高電平。 當(dāng)控制電壓不作用時(shí)，比較器 C C2的參考電壓分別是CCV3CCV31。 555 定時(shí)器功能取決于比較器，當(dāng)在復(fù)位端加上低電平，無(wú)論其它輸入狀態(tài)如何，輸出電壓立即被置成低電平。 8 V CC 6 2 7 V o 輸出端 V I C 控制電壓 V I 1 閾值輸入 V I 2 觸發(fā)輸入 V 放電端 管腳圖如圖 所示。 555 定時(shí)器的 內(nèi)部結(jié)構(gòu) 如圖 所示。 b c d e f g h a 圖 共陽(yáng)極 +Vcc a b c d e f g h 圖 共陰極 a b c d e f g 10 1 22 32 42 52 62 72 82 92 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 15 頁(yè) 共 36 頁(yè) 根據(jù)圖 所顯示的內(nèi)部結(jié)構(gòu)可以看出 顯示管一腳共同 接正電源 。 根據(jù)圖 所顯示的內(nèi)部結(jié)構(gòu)可以看出顯示管一腳共同接地。 圖 LED管腳圖 根據(jù)圖 LED數(shù)碼管內(nèi)部結(jié)構(gòu)，管腳 3跟管腳 8 只要一腳選擇接地，管腳 6 不接，其余管腳 分別對(duì)應(yīng)了 a～ g 的顯示管，同時(shí) 顯示管的 管腳也分別連接到譯碼器中的 1 1 1 1 14 管腳。 在 整個(gè) 電路圖中所用的顯示器 都 是共陰極形式，陰極必須接地。使用共陰極數(shù)碼管時(shí)，公共陰極需要接地， a～ g由相應(yīng)的輸出為 1的七段譯碼器輸出驅(qū)動(dòng)。如電子手表、數(shù)字電子鐘的顯示就是 利 用分段式顯示。例如火車站里顯示列車車次、始發(fā)時(shí)間的顯 示就是利用點(diǎn)陣方式顯示的。 重疊式顯示：它是將不同的字符電極重疊起來(lái)，要顯示某字符，只需使相應(yīng)的電極發(fā)亮即可，如熒光數(shù)碼管就是 利用重疊式顯示 。 它們被廣泛地應(yīng)用在各種數(shù)字設(shè)備中。 LED 顯示器 在數(shù)字系統(tǒng)中， 經(jīng)常 需要將數(shù)字、文字和符號(hào)的二進(jìn)制編碼 以 成人們習(xí)慣的形式直觀地顯示出來(lái)，以便查看。 表 74LS192功能表 CPU CPD LD CR 操作 1 清零 0 0 置數(shù) 1 1 0 加法計(jì)數(shù) 1 1 0 減法計(jì)數(shù) 1 1 1 0 保 持 在表 中， 1 表示高電平， 0 表示低電平，表示任意， 表示脈沖。在本次設(shè)計(jì)中管腳 15不做處理。 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 Vcc GND D1 D3 D0 CR BO CO2 Q0 Q1 CPD CPU Q2 Q3 LD D2 圖 74LS192引腳 圖 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 13 頁(yè) 共 36 頁(yè) 根據(jù)圖 ，管腳 8接地，管腳 16接高電平，管腳 7為輸出信號(hào)，一般此 4個(gè)輸出信號(hào)對(duì)應(yīng)譯碼器中的 6管腳。 74LS192 集成芯片 74LS192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與 74193相同。74LS160功能表如表 。管腳 2為 CP信號(hào)輸入脈沖， 15腳為進(jìn)位脈沖信號(hào)。 在本次設(shè)計(jì)中主要采用 74LS160芯片， 其引腳排列圖如圖 。不同的是， 74LS160和 74LS162是十進(jìn)制同步加法計(jì)數(shù)器，而74LS161和 74LS163是 4位二進(jìn)制（ 16進(jìn)制）同步加法計(jì)數(shù)器。該端主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。當(dāng) LT=1，且 RBI=0， RBO=0，輸入代碼 DCBA=0000 時(shí)， RBO=0。當(dāng)譯碼輸入非 0時(shí)，則正常顯示。該輸入端可用來(lái)檢查 74LS48及 數(shù)碼管 的好壞。 （ 1） 滅燈輸入 BI/RBO 當(dāng) BI/RBO 作為輸入使用，且 BI=0，數(shù)碼管七段全滅，與譯碼器信號(hào)輸入無(wú)關(guān)。 由 74LS48 的功能表可以看出，為了增強(qiáng)器件的功能，設(shè)置了一些輔助控制端。 74LS48 的功能表如表 所示。它的管腳分布圖如圖 所示。在 本次設(shè)計(jì) 中 所 用 到 的譯碼器是共陰極譯碼器 74LS48，用 74LS48 把輸入的 8421BCD 碼 ABCD 譯成七段輸出 a～ g，再由七段數(shù)碼管顯示相應(yīng)的數(shù)。 譯碼器在數(shù)字系統(tǒng)中有廣泛的 應(yīng)用， 不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲(chǔ)器尋址和組合控制信號(hào)Vcc A B C D E Y J I H G F NC GND 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 10 頁(yè) 共 36 頁(yè) 等。 譯 碼器也是一個(gè)多輸入、多輸出的組合邏輯電路。 74LS48 BCD七段譯碼器 /驅(qū)動(dòng)器 在 倒計(jì)時(shí)顯示系統(tǒng) 中， 所要實(shí)現(xiàn)的目的是 用 七段顯示數(shù)碼管顯示出時(shí)間和天數(shù)。 74LS51 邏輯功 能如表 所示。 74LS51 集成芯片 74LS51 是 23/22輸入端 雙與或非門 ，其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS04 邏輯功 能如表 所示。 74LS04 集成芯片 74LS04 芯片是 6 反相器 ， 其 內(nèi)部結(jié)構(gòu)如圖 所示。 74LS20 邏輯功 能如表 所示。 74LS20 集成芯片 74LS20 芯片是 4 輸入雙與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS10 邏輯功 能如表 所示。 三個(gè)輸入端有一個(gè)為 0，則輸出 端 為 1，只有全部輸入 端 為 1，輸出 端 才為 0。 ＆ ＆ ＆ ＆ 1 2 3 4 5 6 7 8 9 10 11 12 Vcc 13 14 GND 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 6 頁(yè) 共 36 頁(yè) 表 74LS00邏輯功能表 輸 入 輸出 0 0 1 0 1 1 1 0 1 1 1 0 根據(jù)表 ： 輸入端全為 1時(shí)，輸出端才為 0； 只要有一個(gè)輸入端為 0，輸出端就為 1。 圖 74LS00結(jié)構(gòu) 圖 根據(jù)結(jié)構(gòu)圖 ，其內(nèi)部結(jié)構(gòu) 由 4個(gè) 2輸入 與非門組成，管腳 7 接地，管腳14 接 Vcc。 元器件介紹 在設(shè)計(jì)中，所需要的元器件種類很多，能否實(shí)現(xiàn)預(yù)期目的， 首 先要對(duì)元器件進(jìn)行分析并能了解元器件功能。組合邏輯電路沒有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。 （ 2）按所用器件制作工藝的不同分類 數(shù)字電路可分為雙極 型和單極型 兩類。 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 5 頁(yè) 共 36 頁(yè) 數(shù)字電路的分類 （ 1） 按集成度分類 數(shù)字電路可分為小規(guī)模（ SSI， 每片數(shù)十器件）、中規(guī)模（ MSI，每片數(shù)百器件）、大規(guī)模（ LSI，每片數(shù)千器件）和超大規(guī)模（ VLSI，每片器件數(shù)目大于 1萬(wàn)）數(shù)字集成電路。 （ 2）在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的關(guān)系。 本科畢業(yè)設(shè)計(jì)說(shuō)明書（論文） 第 4 頁(yè) 共 36 頁(yè) 表 數(shù)制對(duì)照表 十進(jìn)制數(shù) 二進(jìn)制數(shù) 十六進(jìn)制數(shù) 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 8 9 1001 9 10 1010 A 11 1011 B 12 1100 C 13 1101 D 14 1110 E 15