【正文】
ata1,data2,data3,data4:in std_logic_vector(3 downto 0)。 use 。 use 。 end。3=temp3。 1=temp1。 end if。 else temp4=0000。139。 p4:process(b) begin if( b39。 end if。139。 else temp3=0000。b=39。139。 p3:process(s) begin if( s39。 end if。139。 else temp2=0000。s=39。139。 p2:process(g) begin if( g39。 end if。139。 else temp1=0000。g=39。139。 begin p1:process(clk) begin if( clk39。 architecture c10 of cout is signal temp1,temp2,temp3,temp4:std_logic_vector(3 downto 0)。 1,2,3,4:out std_logic_vector(3 downto 0))。 use 。 計數(shù)器模塊 cout 的 VHDL 語言程序代碼: library ieee。 end process。 end if。 end if。 else f1=39。 if t1=n1/2 then f1=39。139。 begin