【正文】 PA4VCC8255AA 口A0R E S E T848PA1PA0RDCSA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA210111213141516171819202524232221262728293031323334353738394036PA5PA6PA7R E S E TD0D1D2D3D4D5D6PB7PB6PB5PB4PB3D7WR( a )C 口C 口B 口( b )PA7～ P A0D7～ D0PC7～ P C4PC3～ P C04PB7～ P B0B 組WRRDA1CS圖 8255A引腳及功能示意圖 (a) 引腳； (b) 功能示意圖 第 8章 可編程接口芯片及應(yīng)用 表 8255A各端口讀 /寫操作時的信號關(guān)系 A1 A0 操 作 0 1 0 0 0 寫端口 A 0 1 0 0 1 寫端口 B 0 1 0 1 0 寫端口 C 0 1 0 1 1 寫控制寄存器 0 0 1 0 0 讀端口 A 0 0 1 0 1 讀端口 B 0 0 1 1 0 讀端口 C 0 0 1 1 1 無操作 CS RD WR第 8章 可編程接口芯片及應(yīng)用 2． 8255A的內(nèi)部結(jié)構(gòu) 8255A的內(nèi)部結(jié)構(gòu)框圖如圖 ， 其內(nèi)部由以下四部分組成 。 RESET：復(fù)位信號 ， 高電平有效 。 第 8章 可編程接口芯片及應(yīng)用 讀寫控制信號 RD和 WR：低電平有效 ， 用于決定 CPU和8255A之間信息傳送的方向：當(dāng) RD=0時 ， 從 8255A讀至 CPU；當(dāng)WR=0時 ， 由 CPU寫入 8255A。在實(shí)際使用中 ， A A0端接到系統(tǒng)地址總線的 A A0。 A1?A0：地址信號 。 第 8章 可編程接口芯片及應(yīng)用 D7?D0： 8位三態(tài)數(shù)據(jù)線 ， 接至系統(tǒng)數(shù)據(jù)總線 。程序如下所示： 第 8章 可編程接口芯片及應(yīng)用 BEEP PROC MOV AL， 10110110B ；設(shè)計數(shù)器 2為方式 3，二進(jìn)制計數(shù) OUT 43H， AL ；按先低后高順序?qū)懭?16位計數(shù)初值 MOV AX， 0533H ；初值為 0533H=1331， OUT 42H， AL ；寫入低 8位 MOV AL， AH OUT 42H， AL ；寫入高 8位 IN AL， 61H ；讀 8255的 B口原輸出值 MOV AH， AL ；將 B口原值送 AH保存 OR AL， 03H ；使 PB1和 PB0位均為 1 OUT 61H， AL ；輸出使揚(yáng)聲器發(fā)聲 SUB CX， CX 第 8章 可編程接口芯片及應(yīng)用 G7： LOOP G7 ；延時 DEC B1 ； B1為控制發(fā)聲長短的入口條件 JNZ G7 ； B1=6為長聲， B1=1為短聲 MOV AL， AH OUT 61H， AL ；恢復(fù) 8255的 B口原值，停止發(fā)聲 RET BEEP ENDP 第 8章 可編程接口芯片及應(yīng)用 可編程并行接口芯片 8255A 8255A的引腳與結(jié)構(gòu) 1． 8255A的引腳 8255A是可編程的并行輸入輸出接口芯片 ， 它具有三個 8位并行端口 (A口 、 B口和 C口 )， 具有 40個引腳 ， 雙列直插式封裝 ， 由+5?V供電 ， 其引腳與功能示意圖如圖 。 輸出 OUT2經(jīng)過一個與門 ， 這個與門受 PB1控制 ，所以揚(yáng)聲器由 PB0和 PB1來控制發(fā)聲 。 計數(shù)器 2輸出的方波經(jīng)電流驅(qū)動器 75477放大后驅(qū)動揚(yáng)聲器發(fā)聲 。 為實(shí)現(xiàn)上述要求 ， 將計數(shù)器 1設(shè)置為工作方式 2， 計數(shù)初值取為 18， 這樣 ， 每隔18?1/= ??s就可產(chǎn)生一次 DMA請求 ， 從而可滿足DRAM的刷新要求 。實(shí)際芯片每次刷新完成 512個單元的刷新，故經(jīng)過 128次刷新操作就能將全部芯片的 64 KB個單元刷新一遍。 OUT1輸出從低電平變?yōu)楦唠娖绞褂|發(fā)器置 1， Q端輸出一個正電平信號 ， 作為內(nèi)存刷新的 DMA請求信號 DRQ0。 其程序如下： MOV AL， 36H ；設(shè)置計數(shù)器 0為工作方式 3， 采用二進(jìn)制計數(shù) OUT 43H， AL ；寫入控制字 MOV AL， 0 ；計數(shù)值 OUT 40H， AL ；寫入低字節(jié)計數(shù)值 OUT 40H， AL ；寫入高字節(jié)計數(shù)值 第 8章 可編程接口芯片及應(yīng)用 2) 計數(shù)器 1 該計數(shù)器向 DMA控制器定時發(fā)送動態(tài)存儲器刷新請求 ， 它選用方式 2工作 ， 設(shè)置的控制字為 54H。 門控 GATE0接 +5?V為常啟狀態(tài) ， 計數(shù)器計數(shù)初值預(yù)置為 0(即 65536)。 如圖中所示， 8253三個計數(shù)器使用相同的時鐘頻率，它們是由 8284時鐘發(fā)生器輸出時鐘信號 PCLK，再經(jīng)過 D觸發(fā)器74LS175(圖中未畫出 )二分頻后得到的，頻率為 MHz， 8253的 GATE0和 GATE1接 +5 V，始終處于選返狀態(tài)， GATE2接 8255的PB0。 ＋ 5 V8255PB1 M H z8253G A T E0OUT0C L K0A174L S 138ABCG1A E NA9I R Q0( 825 9A )DC L KD R Q0amp。 74L S 138ABC8253D0A0…C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2D7D7～ D0RDWRA1CS0Y1G2BG2AG≥1amp。 為了使計數(shù)器 2產(chǎn)生方波，應(yīng)使其工作于方式 3，輸入的 2 MHz的 CLK2時鐘信號進(jìn)行 50次分頻后可在 OUT2端輸出頻率為 40 kHz的方波，因此，對應(yīng)的控制字應(yīng)為 10010111B，計數(shù)初值為十進(jìn)制數(shù)50。試設(shè)計 8253與 8088總線的接口電路 ， 并編寫產(chǎn)生方波的程序 。 ③ 8254有一個讀回命令字，用于讀出當(dāng)前減 1計數(shù)器 CE的內(nèi)容和狀態(tài)寄存器的內(nèi)容，而 8253沒有此讀回命令字。 8253的最高頻率為2 MHz， 而 8254允許的最高計數(shù)脈沖頻率可達(dá) 10 MHz(8254為 8 MHz， 8254?2為 10 MHz)。 因此 8254的編程方式與 8253是兼容的 ， 凡是使用 8253的地方均可用 8254代替 。 表 8253定時器 /計數(shù)器六種工作方式的特點(diǎn)，讀者可結(jié)合上面的介紹進(jìn)一步加深理解。但若 GATE信號產(chǎn)生了正跳變 ， 則不論計數(shù)是否完成 ， 計數(shù)初值將被置入計數(shù)器 ， 并重新開始新一輪計數(shù) 。 計數(shù)器減到 0時 ， OUT變低 ， 經(jīng)一個 CLK信號后變高且一直保持 。 第 8章 可編程接口芯片及應(yīng)用 2 1 034C L KG A T EOUTWRCW N ＝ 4圖 方式 4的波形 第 8章 可編程接口芯片及應(yīng)用 6． 方式 5——硬件觸發(fā)選通 方式 5是一種硬件啟動 、 不自動重復(fù)的計數(shù)方式 。故這種方式是一次性的。當(dāng)寫入計數(shù)初值后立即開始計數(shù) (這就是軟件啟動 )。 第 8章 可編程接口芯片及應(yīng)用 5． 方式 4——軟件觸發(fā)選通 方式 4是一種軟件啟動 、 不自動重復(fù)的計數(shù)方式 。 在計數(shù)過程中寫入新的計數(shù)初值時不影響當(dāng)前的半個周期的計數(shù)。 若 GATE=0， 不僅中止計數(shù) ， 而且OUT端馬上變高 。 待 GATE變?yōu)楦唠娖綍r ， 才啟動計數(shù)過程 。若計數(shù)初值為奇數(shù)，則計數(shù)的前半周期為 (N+1)/2，計數(shù)的后半周期為 (N?1)/2。實(shí)際上，電路中對半周期 N/2的控制方法是每來一個 CLK信號，便讓計數(shù)器減 2。若 GATE信號為高，在寫完計數(shù)初值 N后，開始對 CLK信號進(jìn)行計數(shù)。其輸出是可以自動重復(fù)的周期性方波，輸出的方波周期為 N*TCLK，如圖 。在本次計數(shù)結(jié)束后，才以新的計數(shù)初值開始新的分頻工作方式。 GATE由低變高后 ， CR中的計數(shù)初值又重新裝入減 1計數(shù)器 CE中開始計數(shù) 。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T EOUTWRCW N ＝ 3TOUT＝ N *TC L K1 3 2 123 3圖 方式 2的波形 第 8章 可編程接口芯片及應(yīng)用 方式 2需要 GATE信號保持高電平 。當(dāng)減到 1時， OUT輸出一個寬度為一個 CLK時鐘周期的負(fù)脈沖，OUT恢復(fù)成高電平后，計數(shù)器又重新開始計數(shù)。 方式 2一旦啟動 ， 計數(shù)器就可以自動重復(fù)地工作 。 在方式 1計數(shù)過程中，若寫入新的計數(shù)初值，也只是寫入到計數(shù)初值寄存器中，并不馬上影響當(dāng)前計數(shù)過程，同樣要等到下一個 GATE正跳變啟動信號，計數(shù)器才接收新初值重新計數(shù)。也就是說對應(yīng) GATE的每一個正跳變，計數(shù)器都輸出一個寬度為 N*TCLK(其中 N為計數(shù)初值， TCLK為 CLK信號的周期 )的負(fù)脈沖，因此稱這種方式為可編程單次脈沖方式。 如圖 ，計數(shù)過程一旦啟動， GATE即使變成低電平也不會使計數(shù)中止。 在寫入方式 1的控制字后 OUT成為高電平 ， 在寫入計數(shù)初值后 ， 要等 GATE信號出現(xiàn)正跳變時才能開始計數(shù) 。由于 8253內(nèi)部沒有中斷控制管理電路，故用 OUT作為中斷請求信號時，需要通過中斷優(yōu)先級控制電路 (如 8259)向 CPU申請中斷。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T E5 4 3 2 01OUTCWWRN ＝ 5圖 方式 0的波形 第 8章 可編程接口芯片及應(yīng)用 3 2 2 2 01C L KG A T EOUTWRCW N ＝ 3圖 方式 0時 GATE信號的作用 第 8章 可編程接口芯片及應(yīng)用 在計數(shù)過程中 ， 隨時可以寫入新的計數(shù)值初值 ， 計數(shù)器使用新的初值重新開始計數(shù) (若新初值是 16位 ， 則在送完第一字節(jié)后中止現(xiàn)行計數(shù) ， 送完第二個字節(jié)后才重新開始計數(shù) )。計數(shù)器減到 0后， OUT成為高電平。 如圖 ，寫入方式 0的控制字 (CW)后，其輸出端變低。 同一芯片中的三個計數(shù)器 ， 可以分別編程選擇不同的工作方式 。 ；計數(shù)器 0的初始化程序 MOV DX， 38BH ；給計數(shù)器 0送控制字 MOV AL， 00110111B OUT DX， AL MOV DX， 388H ；送計數(shù)初值的低 8位 MOV AL， 54H OUT DX， AL MOV AL， 23H ；送計數(shù)初值的高 8位 OUT DX， AL 第 8章 可編程接口芯片及應(yīng)用 ；計數(shù)器 1的初始化程序 MOV DX， 38BH ；給計數(shù)器 1送控制字 MOV AL， 01010100B OUT DX， AL MOV DX， 389H ；計數(shù)初值送低 8位 MOV AL， 18H OUT DX， AL 第 8章 可編程接口芯片及應(yīng)用 ；計數(shù)器 0當(dāng)前計數(shù)值讀出程序 MOV DX， 38BH ；送計數(shù)器 0當(dāng)前計數(shù)值鎖存命令 MOV AL， 00H OUT DX， AL MOV DX， 388H ；讀出當(dāng)前計數(shù)值的低 8位 IN AL， DX MOV CL， AL IN AL， DX ；讀出當(dāng)前計數(shù)值的高 8位 MOV CH， AL 第 8章 可編程接口芯片及應(yīng)用 8253的工作方式 8253有六種不同的工作方式 。現(xiàn)要求計數(shù)器0工作在方式 3，計數(shù)初值為 2354，十進(jìn)制計數(shù)；計數(shù)