【正文】 。 CNT計數(shù)產生掃描信號（位碼）， LED模塊用于查表產生 LED段碼輸出。雖然 8個 LED是依次顯示，但是受視覺分辨率的影響，看到的現(xiàn)象是 8個 LED同時工作。位碼也就是 LED的顯示使能端，對于共陰級的 LED而言，低電平使能， 在本設計中設計了一個 3位的循環(huán)計數(shù)器，將計數(shù)結果輸入到譯碼器，譯碼結果輸出即可依次使能每個 LED。圖 管譯碼顯示仿真圖。 例如可用來完成 BCD— 十進制數(shù)、十進制數(shù) — BCD 之間數(shù)制的轉換。 本 科 畢 業(yè) 設 計 第 20 頁 共 35 頁 圖 系統(tǒng)時鐘分頻功能 的仿真圖 數(shù)碼管譯碼的功能模塊及仿真 數(shù)碼管譯碼的功能模塊如圖 所示。設置鎖存器的好處是數(shù)據顯示穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。TSTEN 高電平時允許計數(shù)；當?shù)碗娖綍r停止計數(shù)，并保持其所計的脈沖數(shù)。當輸入信號上升到時就會產生鎖存，否則，不進行鎖存，該仿真在上升沿的時候，將其鎖存起來，直到下個上升沿才會改變鎖存的數(shù)據，如仿真在“ 0000”的時候上升，則對“ 0000”進行鎖存。鎖存器的最主要作用是緩存，其次完成高速的控制其與慢速的外設的不同步問題，再其次是解決驅動的問題，最后是解 決一個 I/O 口既能輸出也能輸入的問題。 圖 十進制計數(shù)器 仿真圖 四位鎖存器 REG4B 的設計和實現(xiàn) 四位鎖存器的功能模塊圖 圖 四位鎖存器的功能模塊圖 鎖存器 (Latch)是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。 圖 十進制計數(shù)器的功能模塊圖 該仿真的作用是實現(xiàn)十進制計數(shù)功能。很顯然， 3位數(shù)的計數(shù)器最大可以顯示到 999， 4位數(shù)的最大可以顯示到 9999。計數(shù)器可以用來顯示產品的工作狀態(tài)，一般來說主要是用來表示產品已經完成了多少份的折頁配頁工作。 圖 測頻控制信號仿真圖 十進制計數(shù)器的功能模塊及仿真 計數(shù)是一種最簡單基本的運算，計數(shù)器就是實現(xiàn)這種運算的邏輯電路，計數(shù)器在數(shù)字系 統(tǒng)中主要是對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功能，計數(shù)器是由基本的計數(shù)單元和一些控制門所組成，計數(shù)單元則由一系列具有存儲信息功能的各類觸發(fā)器構成，這些觸發(fā)器有 RS 觸發(fā)器、 T觸發(fā)器、 D 觸發(fā)器及 JK觸發(fā)器等。 控制時鐘信號 CLK取為 1Hz， 2 分頻后即可產生一個脈寬為 1 秒的 時鐘 TSTEN，以此作為計數(shù)閘門信號。 控制模塊是整個系統(tǒng)的控制部分 ， 所有的控制信號幾乎都由此模塊產生 ， 控制著其它 幾個 模塊的工作 。 控制模塊是整個系統(tǒng)的控制部分 ,所有的控制信號幾乎都由此模塊產生 ,控制著其它 幾 個模塊的工作 .控制模塊根據外部對系統(tǒng)的復位和開始等信號 ,實現(xiàn)系統(tǒng)內部的復位、開始測頻等功能 ,并通過優(yōu)化模塊的標志信號實現(xiàn)連續(xù)無間斷的頻率測量 .控制模塊首先通過對基準時鐘分頻得到模塊所用時鐘 ,使所產生的測量開始指令脈沖的寬度符合基準時間產生模塊的輸 入要求 ,然后檢測各輸入信號 ,確定各模塊的復位、測量、輸出等操作 .當控制模塊接收到優(yōu)化模塊的標志信號時 ,控制模塊先檢測在最新一次復位后是否已經接受過系統(tǒng)開始測量脈沖信號 .若是 ,則輸出頻率測量開始脈沖信號 ,使基準時間產生模塊開始頻率測量 ,同時送到優(yōu)化模塊 ,復位優(yōu)化模塊的內部變量 ,使優(yōu)化模塊能夠再次輸出反饋標志信號 .這樣 ,系統(tǒng)只需在開始施加一次頻率測量開始脈沖信號 ,即可實現(xiàn)連續(xù)不間斷的頻率測量 . 各模塊的實現(xiàn) 測頻控制信號發(fā)生器的功能模塊及仿真 測頻控制信號發(fā)生器的功能模塊如圖 。例如可用來完成 BCD— 十進制數(shù)、十進制數(shù) — BCD 之間數(shù)制的轉換。在這里使用了鎖存器，好處是可以穩(wěn)定顯示數(shù)據，不會由于周期性的清零信號而不斷閃爍。 數(shù)字鎖存器在固定時間基準的后周期開始工作 ,即當閘門計數(shù)時間結束 , 閘門下降沿到來時 , 鎖存此時計數(shù)模塊的各項輸出。當高電平時允許計數(shù)，低電平時禁止計數(shù)。 信號源 模塊對系統(tǒng)輸入的時鐘進行分頻操作 , 獲得 1HZ的信號作為 控制模塊的時鐘輸入，和其他各種不同的頻率的信號作為顯示模塊的時鐘輸入。在數(shù)碼顯示管上可以看到計數(shù)結果。當高電平時允許計數(shù)，低電平時禁止計數(shù)。 CNT10 為十進制計數(shù)器。在信號 Load的上升沿時，立即對模塊的輸入口的數(shù)據鎖存到 REG4B的內部，并由 REG4B的輸出端輸出，然后，七段譯碼器可以譯碼輸出。 本 科 畢 業(yè) 設 計 第 15 頁 共 35 頁 圖 四位十進制頻率計頂層文件原理圖 TESTCTL 為測頻控制信號發(fā)生器。 （ 3） 模塊的劃分 計數(shù)器在各個擋是被反復應用的，如果在各個擋分別設計計數(shù)器，就造成資源的浪費，而且在測量周期和頻率時，計數(shù)器的時鐘信號和輸入信號要進行調換，但是計數(shù)功能是一樣的，所以將計數(shù)器設計成單獨的模塊。但這個計數(shù)值要作為顯示輸出， 就要將這個計數(shù)器用個位、十位，百位分開表示，而且要遵循“加一逢十”的規(guī)則。狀態(tài)機用 1KHZ（周期為 1ms）的脈沖信號觸發(fā)，因為所要生產的時基中，頻率最大的就是 1KHZ 的脈沖，要產生高電頻為 10ms 和 1ms 的脈沖信號，可以采用 100 個狀態(tài)的狀態(tài)機，從狀態(tài) 1，狀態(tài) 2??到狀態(tài) 100. （ 2） 計數(shù)器的設計 各個檔之間的轉換應遵循設計要求，要根據在時基有效時間內的計數(shù)值進行判斷。同樣用到 3個分頻器，但是節(jié)約了資源。測量頻率時，在某個擋進行測量的時候，就需要提供該擋的時基。此時的時基信號為輸入信號。此時的時基信號為頻率計的基準信號。在實驗過程中，要在頻率計提供的基信號和輸入信號之間做出選擇，充當時基信號即閘門時時基產生與測頻時序控制電路 待測信號 脈沖計 數(shù)電路 鎖存與譯碼顯示電路 EN CLR 待測信號 F_IN 標準時鐘 CLK 圖 數(shù)字頻率計的組成框圖 本 科 畢 業(yè) 設 計 第 14 頁 共 35 頁 間。 頻率計的設計方案 根據頻率計的測頻原理，可以選擇合適的時基信號即閘門時間，對輸入被測信號脈沖進行計數(shù)，實現(xiàn)測頻的目的。 (3) 鎖存與譯碼顯示控制電路模塊 鎖存與譯碼顯示控制電路用于實現(xiàn)記憶顯示，在測量過程中不刷新新的數(shù)據，直到測量過程結束后，鎖存顯示測量結果，并且保存到下一次測量結束。在計數(shù)器清零信號CLR 清零后，當計數(shù)選通控制信號 EN有效時，開始對待測信號進行計數(shù)。 本 科 畢 業(yè) 設 計 第 13 頁 共 35 頁 (1)時 基產生與測頻時序控制電路模塊 時基產生與測頻時序控制電路的主要產生計數(shù)允許信號 EN、清零信號 CLR 和鎖存信號 LOCK。 所以我們在設計之前必須要研究以往的設計方法， 通過研究各種設計方法的優(yōu)點和實用性還有他們各自的設計需要如硬件和軟件的組成，我們通過研究可以看出，我發(fā)現(xiàn)通過用 VHDL 編程實現(xiàn)軟件的仿真，在 各個 模塊的共同作用下，通過對測量信號上升沿的計數(shù)，我們可以簡單，容易的讀出我們所測量的信號的頻率。 1個字的計時誤差。 1個字的計數(shù)誤差問題： M法存在被測閘門內177。 M/T 法具有以上兩種方法的優(yōu)點，它通過測量被測信號數(shù)個周期的時間然后換算得出被測信號的頻率，可兼顧低頻與高頻信號，提高了測量精度。這種測量方法的測量精度取決于被測信號的周期和計時精度，當被測信號頻率較高時，對計時精度的要求就很高。所以這種方法比較適合測量高頻信號的頻率。這種測量方法的測量精度取決于閘門時間和被測信號頻率。常用數(shù)字頻率測量方法有 M法、 T法和 M/T 法。鎖存器的設計要求 :若已有 24位 BCD 碼存于此模塊的輸入口，在鎖存信號的上跳沿后即被鎖存到寄存器內部，并由寄存器的輸出端輸出，然后有實驗箱上 7段譯碼器譯成能在數(shù)碼管上顯示輸出的相應數(shù)值。計數(shù)器的特殊之處是，有一時鐘使能輸入端，用于鎖存計數(shù)值。計數(shù)完成后，利用技術使能信號反向值的上跳沿產生一個鎖存信號。 其中控制信號頻率始終為 1Hz，那么使能信號的脈寬正好為 1s，可以用作技術閘門信號。在停止計數(shù)期間，首先需要一個鎖存信號的上跳沿將計數(shù)器在 前 1s 的計數(shù)值鎖存進鎖存器中，并由外部的 7 段譯碼器譯出，并穩(wěn)定顯示。 頻率測量的基本原理是計算每秒鐘內待測信號的脈沖個數(shù) .測頻的基本原理要求測頻控制信號發(fā)生器的計數(shù)使能信號能產生一個 1s 脈寬的周期信號，并對頻率計的每一個計數(shù)器的使能端進行同步控制。主門的另外一個輸入端為時基電路產 生電路產生的閘門脈沖。 頻率計主要由四個部分構成：時基（ T）電路、輸入電路、計數(shù)顯示電路以及控制電路。數(shù)字頻率計首先必須獲得相對穩(wěn)定與準確的時間，同時將被測信號轉換成幅度與波形均能被數(shù)字電路識別的脈沖信號，然后通過計數(shù)器計算這一段時間間隔內的脈沖個數(shù)，將其換算后顯示出來 。頻率是單位時間（ 1S）內信號發(fā)生周期變化的次數(shù)。閘門時間越短，測的頻率值刷新就越快 ,但測得的頻率精度就受影響。閘門時間也可以大于或小于一秒。 圖 EP1C3T100C芯片外觀圖 本 科 畢 業(yè) 設 計 第 11 頁 共 35 頁 4 頻率計方案的設計 頻率計的基本原理 頻率計又稱為頻率計數(shù)器，是一 種專門對被測信號頻率進行測量的電子測量儀器。它采用了重復可構造的 CMOS SRAM 工藝，并把連續(xù)的快速通道互連與獨特的嵌入式陣列結構相結合，同時可結合眾多可編程器件來完成普通門陣列的宏功能。當系統(tǒng)正常工作時，脈沖發(fā)生器提供的 1HZ 的 輸入信號，經過測頻控制信號發(fā)生器進行信號的變換，產生一個 2 秒的計數(shù)信號和一個清零信號，被測信號被送入計數(shù)模塊，計數(shù)模塊對輸入 的矩形波進行計數(shù)，然后將計數(shù)結果送入動態(tài)掃描電路進行選擇輸出，輸出結果由顯示譯碼驅動電路將二進制表示的（ BCD 碼）計數(shù)結果轉換成相應的十進制結果，在 本 科 畢 業(yè) 設 計 第 10 頁 共 35 頁 數(shù)碼管上可以看到計數(shù)結果。因為是 4位十進制數(shù)字頻率計，所以計數(shù)器需用 4 個。在這種新的設計方法中，由整機系統(tǒng)用戶對整個系統(tǒng)注行方案設計和功能劃分，系統(tǒng)的關 鍵電路用一片或幾片專用集成電路 ASIC 來實現(xiàn)，且這些專用集成電路是由系統(tǒng)和電路設計師親自參與設計的，直至完成電路到芯片版圖的設計，再交由 IC 工廠加工，或者是用可編程 ASIC(例如 CPLD 和 FPGA)現(xiàn)場編程實現(xiàn)。半導體集成電路己由早期的單元集成、部件電路集成發(fā)展到整機電各集成和系統(tǒng)電路集成。這樣，一塊芯片就是一個數(shù)字電路系統(tǒng) [5]。基于 EDA 技術的設計方法為“自頂向下”設計，其步驟是采用可完全獨立于目標器件芯片物理結構的硬件描述語言，在系統(tǒng)的基本功能或行為級上對設計的產品進行行為描述和定義，結合多層次的仿真技術，在確保設計的可行性與正確性的前提下，完成功能確認。這樣設計出的電子系統(tǒng)所用元件的種類和數(shù)量均較多，體積與功耗大，可靠性差?，F(xiàn)在，只要擁有一臺計算機、一套相應的 EDA 軟件和空白的可編程邏輯器件芯片，在實驗室里就可以完成數(shù)字系統(tǒng)的設計和生產。如圖 [6]所示為電子系統(tǒng)的傳統(tǒng)設計方法和基于芯片的設計方法比照。這樣不僅可以通過芯片設計 實現(xiàn)多種數(shù)字邏輯系統(tǒng)