【正文】 進制的高低電平 總體設(shè)計框圖 設(shè)計總框圖如圖 所示 簡易計算機的 PLD 實現(xiàn) 7 圖 簡易計算器設(shè)計總框圖 單元電路設(shè)計 輸入部分 輸 入部分 的關(guān)鍵 即是寄存器的 選擇 。因此， 該 部分主要依靠使用加法器 實現(xiàn) 各 個 部分的 運 算。 2． 計 算部分 設(shè)計 的核心部分。 3．兩個無符號的 4位二進制的相乘。 xx 大學(xué)學(xué)士學(xué)位論文 6 2 分析與 設(shè)計 課題內(nèi)容 簡易計算器的 PLD實現(xiàn) 設(shè)計要求： 1．兩個無符號的 8位二進制的相加。 第二，完成 課題 《 簡 易 計 算器的 PLD 實現(xiàn) 》，完成 邏輯電 路的 設(shè)計 ， 詳細 介 紹 各部分 單元電 路的作用，介 紹 整體 電 路的 設(shè)計 。 使用 MAX + PLUSⅡ 進行設(shè)計一般包括設(shè)計輸入、項目編譯處理、分配 I,B 管腳、項目波形仿真、定時分析和程序下載六個階段。在 MAX + PLUSⅡ中，可利用層次化方法來實現(xiàn)數(shù)字系統(tǒng)自頂向下的設(shè)計。 (6)具有 內(nèi) 核 開 放功能 ， 允許 用 戶 添加宏函 數(shù) 。 (4)支持硬件描述 語 言 (AHDL, VHDL 等 )。 (2)設(shè)計環(huán) 境與芯片或 結(jié) 構(gòu) 無關(guān)，簡 化了 開發(fā) 、 設(shè)計過 程。 MAX + PLUSⅡ由 邏輯設(shè)計輸 入、 設(shè)計處 理、 設(shè)計 校 驗 、下 載編 程四大部分 組 成。 簡易計算機的 PLD 實現(xiàn) 5 MAX + PLUSⅡ是美 國 Alte?；酒骷歉鞣N標(biāo)準(zhǔn)芯片，如 74 系列 TTL) 1000/2020 系列 ((COM S)芯片，實驗時只能根據(jù)需要從中選擇最合適的，再按照事先設(shè)計好的電路搭成，不但實驗成本高，靈活性也很小，復(fù)雜的電路設(shè)計就更困難了。 將減 少好多重復(fù)性工作。 當(dāng)設(shè)計 水平提高后，可以融 會貫 通?？梢圆?閱 器件手 冊 ， 選擇 所要求的不 同檔次的器件。在 這時所選擇 的器件，是你最乏 設(shè)計器 件，除了與源文件所要求的型 號 相同外 ，還 要考 慮 到其它技 術(shù)條 件是否 滿 足要求。 必要 時還 可以更改器件型 號 。 列寫源文件 將設(shè)計 文本按照所 應(yīng) 用的 設(shè)計語 言的 語 句和格式 寫 成源文件，上機 進 行化 簡 ，仿真與測試 。 這 一步 的關(guān)鍵 就是要求正確地表示出 邏輯 函 數(shù) 的 輸 出與 輸 入的 邏輯關(guān) 系。只要用其中的一種方式表示就可以了，不必全部列出，用哪種方式 簡單 就用哪種。 邏輯描 述可采用真值表。 設(shè)計 的 產(chǎn) 品 結(jié) 構(gòu) 緊湊 、體 積 小、可靠性高，所以， PLD是研制新 產(chǎn) 品和改造 舊設(shè)xx 大學(xué)學(xué)士學(xué)位論文 4 備 的最佳 選擇 器件。 FPGA的結(jié)構(gòu)類似于通常的門陣列結(jié)構(gòu)，其中心部分是由可編程的邏輯單元塊CLB(Configurable Logic Blocks)組成的矩陣區(qū)，芯片四周為可編程輸入輸出塊 IOB (Input / Output Blocks)，在 CLB行列之 間以及 CLB和 LOB之間為可編程的互連資源 ICR (Interconnect Resource)。 其缺點是 :集成度不高 (含 200300個門 ),1/0管腳數(shù)少。 GAL器件繼承了 PAL可編程的特點，同時還具有自己獨特的優(yōu)點 :GAL器件采用高速電可擦除 CMOS工藝 制造，可最大程度地提供可測試功能以及生產(chǎn)工藝質(zhì)量，它的隨時可擦除性最適合樣機的研制和錯誤的修改 。 可是 PAL器件的輸出方式是由器件類別決定的，不可以編程組態(tài)，并且只有 CMOS工藝的 PAL器件才可采用紫外線或電擦除。加快和簡化了原始樣機設(shè)計和電路布線過程，采用 TTL,ECL,CMOS三種不同工藝制造，滿足不同要求，利于提高系統(tǒng)速度，具有可編程三態(tài)門 。如果按照這個標(biāo)準(zhǔn)， PROM, PLA, PAL, GAL器件屬于低密度可編程邏輯器件，而 EPLD, CPLD和 FPGA屬于高密度可編程邏輯器件， 各 類 PLD的結(jié)構(gòu)及特點 簡易計算機的 PLD 實現(xiàn) 3 PAL器件 PAL是一種現(xiàn)場可編程的陣列邏輯器件，其內(nèi)部由“與”陣列和“或”陣列兩部分組成，“與”陣列的輸出是“或”陣列的輸入信號，“與”陣列可編程而“或”陣列固定。 它們之間的關(guān)系可見圖 ： 圖 幾種 PLD的相互關(guān)系 集成度是集成電路的一項重要指標(biāo) ，如果從集成度上分類，可分為低密度可編程邏輯器件 (LDPLD)和高密度可編程邏輯器件 (LDPLD)。 PLD 的分類 可編程邏輯器件種類較多，工藝上采用 CMOS, TTL , ECL技術(shù)，并不斷向更高速、更高密度、更強功能、更靈活的方向發(fā)展。 ， Lattice公司又提出在系 統(tǒng) 可 編 程技 術(shù) ，并且推出了一系列具 備 在系 統(tǒng)可 編 程能力的 CPLD器件。 ， Xilinx公司提出 現(xiàn)場 可 編 程概念，同 時 生 產(chǎn) 了世界上第一片 FPGA器件。 ， AMD公司 開始 推出 PAL器件。 PLD的發(fā)展史 歷 史上，可 編 程 邏輯 器件 經(jīng)歷了 從 PROM、 P LA、 P AL、 G AL、 E PLD、 C PLD和 FPGA等 的發(fā) 展 過 程， 在結(jié) 構(gòu)、 工藝 、集成度、功能、速度和 靈 活性方面都有很大的改 進 和提高。我國 ASIC的設(shè)計和生產(chǎn)能力都比較薄弱，而絕大多數(shù)電子產(chǎn)品的密度和速度不是太高，批量也比較小。 在我國隨著改革開放的步伐加快和經(jīng)濟建設(shè)的迅速發(fā)展，對 PLD器件的需求已越來越大。 PLD概論 在微處理器及內(nèi)存等方面，已有了超大規(guī)模集成電路（ VLSI），在邏輯器件方面出現(xiàn)了專用集成電路 ASIC 芯片，作為 ASIC 一個分支的可編程邏輯器（ PLD）是近幾年發(fā)展起來的一種實用硬件技術(shù)。與此同 時 ，大批 新結(jié) 構(gòu)、新 工藝 、新功能的新型 產(chǎn) 品也在不 斷 投放市場 。 plural array matrix and programmable logic user system V 目 錄 1 緒論 ............................................. 1 PLD 的發(fā)展史 ................................................................................................... 1 PLD 的分類 ...................................................................................................... 2 各類 PLD 的結(jié)構(gòu)及特點 .................................................................................... 2 PAL 器件 ...................................................................................................... 3 器件 ....................................................................................................... 3 FPGA ........................................................................................................... 3 PLD 設(shè)計步驟 ................................................................................................... 3 設(shè)計構(gòu)思 ...................................................................................................... 4 選擇器件型號 ................................................................................................ 4 列寫源文件 ................................................................................................... 4 對器件編程 ................................................................................................... 4 MAX－ PLUSⅡ軟件相 關(guān)介紹 .............................................................................. 4 本文的目的 ...................................................................................................... 5 2 分析與設(shè)計 ........................................ 6 課題內(nèi)容 .......................................................................................................... 6 總體設(shè)計 ...................................