【正文】 WLCSP 的封 裝方式，不僅明顯地縮小芯片模塊尺寸，而符合便攜式移動設(shè)備對于內(nèi)部設(shè)計空間的 高密度需求；另一方面在效能的表現(xiàn)上，更提升了數(shù)據(jù)傳輸?shù)乃俣扰c穩(wěn)定性。 WLP 改變傳統(tǒng)封裝流程 晶圓級封裝 WLP（ Wafer Level Package）是 CSP 的一種實現(xiàn)方式，也被稱為 晶圓級芯片封裝 WLCSP（ Wafer Level Chip Scale Packaging）。采用 CSP 封 裝技術(shù)的內(nèi)存不但體積小，同時也薄， 其金屬基板到散熱體的最有效散熱路徑僅有 毫米，大大提高了內(nèi)存芯片在長時間運行后的可靠性，線路阻抗顯著減小， 芯片 速度也隨之得到大幅度提高。與 BGA 相比，同等空間下 CSP 封裝可以將存儲容量 提高三倍。 CSP 所用錫球直徑和球中心距縮小了、更薄了，這樣在相同封裝尺寸時可有更多 的 I/0 數(shù)，使組裝密度進一步提高。 CSP 是目前體積最小的封裝之一。日本電子工業(yè)協(xié)會對 CSP 規(guī)定是芯片面積與封裝尺寸面積之比大于 80%。 圖 26： 中國半導(dǎo)體封裝材料市場情況 資料來源： SEMI Industry Research and Statistics,華泰聯(lián)合證券研究所 22 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 小型化 芯片級封裝 CSP BGA 的興起和發(fā)展盡管解決了 QFP 面臨的困難，但它仍然不能滿足電子產(chǎn)品向 更加小型、更多功能、更高可靠性對電路組件的要求，也不能滿足半導(dǎo)體集成技術(shù)發(fā) 展對進一步提高封裝效率和進一步接近芯片本征傳輸速率的要求，所以更新的封裝形 式 芯片級封裝 CSP(Chip Scale/Size Package)出現(xiàn)了。 如果按照平均每個 BGA 或 CSP 芯片 250300 個引腳的話，我們預(yù)計目前全球錫球市場規(guī)模已達到大約 18521 萬億粒 /年。配合線路的密集型逐漸提升，錫球的粒徑呈現(xiàn)逐步縮小的趨勢。 表格 7： IC 基板在臺灣芯片設(shè)計企業(yè)的普及度 公司名稱 MediaTek MStar Realtek Novatek Ralink IC 基板產(chǎn)品營收占比 （ %） 40 70 20 20 90 引線框架產(chǎn)品營收占比 （ %） 60 30 80 10 10 資料來源：公司報告，華泰聯(lián)合證券研究所 21 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 BGA 封裝形式帶來的改變之二：信號引出形狀由傳統(tǒng)的插針式或者壓腳式變成 球體式。 在全球最主要的芯片封裝企業(yè)中， 采用 IC 基板的產(chǎn)品銷售已經(jīng)占到絕大 部分的市場份額。 IC 基板成為 BGA 封裝中關(guān)鍵零組件，成本占比較高。 BGA 封裝形 式所采用的 IC 基板實現(xiàn)和引線框架相同的功能，主要用以承載 IC，內(nèi)部布有線路用 以導(dǎo)通芯片與電路板之間訊號，除了承載的功能之外， IC 基板尚有保護電路、專線、 設(shè)計散熱途徑、建立零組件模塊化標準等附加功能。 引線框架封裝技術(shù)已經(jīng)相當(dāng)成熟，應(yīng)用范圍也很廣泛，主要是用于引線鍵合互連的 芯片。 20 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 圖 23： 采用金屬引線鍵合的 BGA 封裝結(jié)構(gòu) 圖 24： 采用倒置芯片的 BGA 封裝結(jié)構(gòu) 資料來源：華泰聯(lián)合證券研究所 BGA 封裝形式帶來的改變之一：就是采用 IC 基板 (IC Substrate)替代引線框架 （ Lead Frame）。 BGA 封裝不僅工藝流程不 同于上述的傳統(tǒng)形式，在材料上也大不相同。 從多個封裝企業(yè)的數(shù)據(jù)來 看， BGA 類產(chǎn)品出貨占比飛速上升。這些性能優(yōu)勢包括高密度的 I/O 接口、良好的熱耗散性能，以及能夠使小型元 器件具有較高的時鐘頻率。 BGA 技 術(shù)的優(yōu)點是可增加 I/O 數(shù)和間距，消除 QFP 技術(shù)的高 I/0 端口數(shù)帶來的生產(chǎn)成本和可 靠性問題。 而且， 當(dāng)集成電路的頻率超過 100MHz 時， 傳統(tǒng)的封裝形式可能會產(chǎn)生相互干擾的現(xiàn)象。另一方面由于受器件引腳框架加工精度等 制造技術(shù)的限制， 已是 QFP 引腳間距的極限，這都限制了組裝密度的提高。為了適應(yīng)這一需求， QFP 的引腳間距目前已從 發(fā)展到了 。 圖 20： BGA 封裝形式市場份額不斷提升 資料來源： IC Insight，華泰聯(lián)合證券研究所 19 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行 業(yè)評級標準 BGA 技術(shù)的研究始于 20 世紀 60 年代，最早被美國 IBM 公司采用。 圖 18： 日月光 ASE 對矽品 SPIL 市盈率之溢價 20 15 10 5 0 2021年 1月 2021年 1月 2021年 1月 2021年 1月 市盈率溢價 5 10 資料來源：華泰聯(lián)合證券研究所 18 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 高密度、多引腳 BGA 隨著電子產(chǎn)品向便攜式、小型化、網(wǎng)絡(luò)化和多媒體化方向的迅速發(fā)展，對電子組 裝技術(shù)提出了更高的要求，新的高密度組裝技術(shù)不斷涌現(xiàn)，其中球柵陣列封裝 BGA （ Ball Grid Array）就是一項已經(jīng)進入實用化階段的高密度組裝技術(shù)，現(xiàn)在很多新產(chǎn) 品設(shè)計時大量地應(yīng)用這種器件。 參照同在臺灣市場的日月光 ASE 和矽品 SPIL， 我們可以 發(fā)現(xiàn)市場對日月光 ASE 的認可度好于矽品 SPIL，給予日月光 ASE 一定的估值優(yōu)惠。日月光 ASE 預(yù)計在 2021 年，銅引線鍵合芯片的出貨量將超過傳統(tǒng)的金絲鍵 合芯片。另 外，臺灣日月光集團預(yù)計 2021 年底的累計供貨量將達到 20 億個， 2021 年底之前將 購買 4000 臺 銅引線鍵合裝置。在銅引線鍵合的購買比例中，臺灣占到全球的 39％，菲律賓占到全球的 18％，日本占 3％。 銅絲鍵合是目前半導(dǎo)體行業(yè)重點發(fā)展的一項新焊接 技術(shù)，許多世界級半導(dǎo)體企業(yè)紛紛 投入開發(fā)這種工藝。 隨著世界黃金價格的不斷上漲， 以及對銅絲物理、化學(xué)特性的實驗改進， 在高 密度封裝要求以及半導(dǎo)體制造業(yè)成本的多重壓力之下， 銅絲鍵合工藝面臨新的機遇。 與金絲鍵合工藝 相比，采用銅絲鍵合在工藝上存在幾個主要的 問題。 表格 5：重要封裝用金屬特性比較 材料 相對導(dǎo)電 抗拉強度 熱 導(dǎo) 率 金屬活性 布氏硬度 價格 率 （ N/mm2 （ W/mK） 比較 金 銀 銅 鋁 71 100 95 60 130140 160180 200220 7080 222 低 較低 中 高 20 25 40 25 昂貴 貴 中 低 資料來源：華泰聯(lián)合證券研究所 17 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 但是由于黃金作為貴重金屬，具有明顯的稀缺性，價格昂貴， 導(dǎo)致封裝成本高。 黃金作為一種金屬，它化學(xué)性能穩(wěn)定，導(dǎo)電性能好，延展性能優(yōu)異，容易加工 成絲，因此成為鍵合的首選材料。 圖 17： 鍵合工藝詳細流程 資料來源：華泰聯(lián)合證券研究所 金屬導(dǎo)線材料的選擇會影響到焊接質(zhì)量、器材可靠性等方面。其中最具代筆性的是金絲 球焊。引線鍵合的目的是把半導(dǎo)體芯片和外部封裝框架電氣導(dǎo)通，以確保電信號傳遞的 暢通。 16 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 鍵合材料之銅代替金 封裝模式在發(fā)展， 封裝所用的材料也在進步。m 去除保護膜， 再用膠膜和鋼圈固定圓晶以防止切割時圓晶分裂 金剛石刀高速旋轉(zhuǎn)切開晶圓，將晶圓 wafer 切成 Die 用粘合劑把 Die 和引線框架 Lead Frame 粘在一起 采用高頻加熱的方法使粘合劑固化 ，讓 Die 和 Lead Frame 牢固粘合 用金屬引線把 Die 上的焊點和引線框架上的引線連接起來， 實現(xiàn)電路導(dǎo)通 將鍵合后的產(chǎn)品封起來以防止環(huán)境對 Die 的影響 在引線上鍍一層保護膜以防止環(huán)境對引線的影響 將引腳整理成規(guī)定的形狀 資料來源：華泰聯(lián)合證券研究所 現(xiàn)在一些新的封裝形式， 如 BGA 和 CSP 系列，所采用的工藝流程、具體操作 和上圖有所不同。 圖 16： 傳統(tǒng)半導(dǎo)體封裝的工藝流程 資料來源：華泰聯(lián)合證券研究所 其中各個 環(huán)節(jié)的大致功能如下表所述： 表格 4：傳統(tǒng)半導(dǎo)體封裝流程介紹 工藝流程 貼膜 打磨 去膜、貼膜 切割 粘貼 烘焙 鍵合 壓膜 電鍍 引腳切割、成型 功能介紹 在晶圓正面貼一層保護膜，以防止在打磨時受到污染或磨損電路 把晶圓的厚度減薄，通常晶圓厚度是 80230181。提升內(nèi)地集成電路企業(yè)的實力，促進 其技術(shù)升級是做強內(nèi)地集成電路企業(yè)的必由之路。 圖 14： 集成電路封裝形式演進歷程 資料來源：通富微電招股書，華泰聯(lián)合證券研究所 未來的封裝技術(shù)發(fā)展方向包含以下的一些方式：圓晶級封裝（ WLCSP）， 覆晶 封裝（ Flip Chip） ,系統(tǒng)封裝 (SiP), 硅穿孔（ ThroughSiliconVia），射頻模組（ RF Module）， Bumping 技術(shù)的印刷（ Printing）和電鍍（ Plating）等。 14 行業(yè)研究 20210331 謹請參閱尾頁重要申明及華泰聯(lián)合證券股票和行業(yè)評級標準 從封裝技術(shù)的發(fā)展歷程看，半導(dǎo)體封裝技術(shù)發(fā)展包括 5 個發(fā)展階段，沿 3 個趨勢 發(fā)展：尺寸縮小、功能轉(zhuǎn)換與性能提高、技術(shù)融合。從 80 年代中后期開始， 電子產(chǎn)品正朝 便攜式和小型化、網(wǎng)絡(luò)化和多媒體化發(fā)展，這種市場需求對電路組裝技術(shù)提出了相應(yīng) 的要求：單位體積信息的提高和單位時間信息的提高。 圖 11： 低 I/O 密度封裝形式 圖 12： 高 I/O 密度封裝形式 資料來源：華泰聯(lián)合證券研究所 芯片封裝技術(shù)已經(jīng)歷經(jīng)了好幾代的變遷， 代表性的技術(shù)指標飛速發(fā)展， 包 括芯 片面積與封裝面積之比越來越接近， 適用頻率越來越高， 耐溫性能越來越好， 以 及引腳數(shù)目增多， 引腳間距減小， 重量減小， 可靠性提高等等。目前在市面上存在多種廣 泛使用的封裝形式。歐美和日本的格 局是芯片設(shè)計 晶圓制造 封裝測試， 臺灣的格局是晶圓制造 芯片設(shè)計 封裝測試， 而中國的格局是封裝測試 芯片設(shè)計 晶圓制造。 ” 反觀臺灣半導(dǎo)體產(chǎn)業(yè)的產(chǎn)值分布是以晶圓制造為重， 芯 片設(shè)計和封裝測試并列的局面。 “近年來，由于我國集成電路設(shè)計和芯片制造業(yè)的快速發(fā)展，封測 業(yè)所占比例有所 下降，但仍然占據(jù)我國集成電路產(chǎn)業(yè)的半壁江山。 根 據(jù)協(xié)會初步統(tǒng)計， 2021 年中國集成電路產(chǎn)業(yè)銷售額為 1424 億