畢業(yè)設(shè)計(jì)--dc-dc芯片測試(參考版)
2024-12-04 19:47本頁面
【正文】 10 待機(jī)電流 50uA 52 Kelvin 測試 兩線測試缺點(diǎn)決定了使用四線測試當(dāng)電壓或電流源接入一個(gè)負(fù)載時(shí)從電壓或電流源的內(nèi)部的輸出點(diǎn)到負(fù)載之間會有繼電器接插件電纜等多個(gè)環(huán)節(jié)如果接探針臺機(jī)械手等自動(dòng)化測試設(shè)備都會有更多的接觸環(huán)節(jié)這些環(huán)節(jié)都會表現(xiàn)出一定的電阻包括接觸電阻這些電阻在較大的電流下會產(chǎn)生附加的電壓降在采用兩線測試的情況下會影響負(fù)載兩端電壓的驅(qū) 動(dòng)和測量精度 VI 源恒壓狀態(tài)會因?yàn)檫@些附加電阻的存在而造成負(fù)載兩端的實(shí)際電壓偏低 VI 源測壓狀態(tài)則會因?yàn)檫@些附加電阻的存在而導(dǎo)致測量電壓偏高另外接觸電阻通常是不穩(wěn)定的電阻因此兩線測試會導(dǎo)致測試數(shù)據(jù)的不穩(wěn)定 Kelvin 測試描述 開爾文 Kelvin 測試就是通常所說的四線測試方式四線開爾文測試的目的是扣除導(dǎo)線電阻帶來的壓降 圖 51 測試回路 Kelivn 測試應(yīng)用 參數(shù) 最小參數(shù) 樣本 最大參數(shù) 單位 開爾文測試 05 0 05 V 測試原理 VI源的輸出端分為 FORCE和 SENSE兩種 線 FORCE線用于電流的輸入和輸出只有 FORCE線中會流過負(fù)載電流 ILSENSE線用于電壓的反饋和測量 SENSE線的輸入端接有高阻抗輸入的緩沖器因此 SENSE線中不會有電流流過即便有附加電阻也不會產(chǎn)生附加電壓降 FORCE 線中的附加的電阻雖然會在大電流下產(chǎn)生附加電壓降但由于 SENSE 線獨(dú)立接到負(fù)載兩端可以有效地扣除掉 FORCE線中附加電阻和壓降的作用從而保證負(fù)載兩端電壓的驅(qū)動(dòng)和測量精度 圖 52 kelvin 測試 53 程序樣例 cbitSetOn K2 1 pvi0Connect in delay_ms 1 pvi0SetModeFIMV PVI_IRNG_1MA 100e6f PVI_VRNG_1V 1 1 pvi0Enable delay_ms 3 pvi0Measure adresult AD_SAMPLE for int i 0 i 4 i KelvinSetTestResult i 0 adresult[i] pvi0Disable pvi0Connect in 還需要測試的參數(shù)有 Iol 輸入輸出漏流 Vsat 飽和壓降 DutyCycle 占空比測試 [11]Icl 極限電流 Vout 輸出電壓 VihVil 使能高電壓關(guān)斷低電壓 IihIil 關(guān)斷使能電流工作使能電流 IL 輸出漏電流 Fosc 振蕩頻率 Fosc 振蕩頻率 Iq 靜態(tài)工作電流 Istby 靜態(tài)工作電流 根據(jù) LM2576 芯片各個(gè)參數(shù)的最大值和最小值與實(shí)際測試之作比較分析 54 調(diào)試注意事項(xiàng) a 器件敏感管腳 在調(diào)試 PWM 器件時(shí)需要重點(diǎn)關(guān)注的管腳是 feedback sense 端FeedBack 端為誤差放大器的高阻輸入端很容易接收到外部的干擾對地 并聯(lián)旁路電容或者串接阻尼電阻是個(gè)不錯(cuò)的選擇 b． LC 電路的選擇 首先 LC乘積與輸出紋波的關(guān)系為了取得振蕩頻率的穩(wěn)定 C值應(yīng)取得大些好這樣可以減小晶體管極間電容和引線寄生電容的影響然而 C 值取得過大時(shí)則會使振蕩回路的 Q 值和諧振阻抗降低使電路的負(fù)載能力和振蕩振幅減小波形變壞 LC 電路在測試回路中的擺放位置主要包括合理的利用濾波電容輸入輸出端濾波電容的選擇小電容濾高頻 如 102 大電容濾低頻 如 104 還有就是盡量靠近輸入輸出管腳 cPCB 板繪制的建議 首先輸入輸出端預(yù)留電容 焊盤上 ADJ器件 FB端分壓電阻的地端要接AGND_S 還需要去解決如何敷銅 – 頂層和底層打上過孔這樣可以讓兩層的鋪地連通起來和如何測得準(zhǔn)確的輸出電壓 LC 電路的輸出端也就是反饋端也就是測量源 Force 和 Sence 端短接的 位置一定要在一個(gè)點(diǎn)上這樣測量到的電壓值才是最準(zhǔn)確的 第六章 結(jié)語 由于集成電路設(shè)計(jì)規(guī)模的不斷擴(kuò)大集成電路驗(yàn)證和測試的時(shí)間往往數(shù)倍于IC 設(shè)計(jì)開發(fā)的時(shí)間 IC 測試將占據(jù)越來越重要的地位 IC 設(shè)計(jì)工程師通常需要在設(shè)計(jì)階段就要考慮到芯片的測試問題包括導(dǎo)人可測性設(shè)計(jì)自動(dòng)生成測試模式等加速故障診斷以使產(chǎn)品盡快 量產(chǎn)上市隨著集成電路產(chǎn)業(yè)分工日益明晰集成電路測試作為設(shè)計(jì)制造和封裝的有力補(bǔ)充推動(dòng)了整個(gè) IC 產(chǎn)業(yè)的迅速發(fā)展 參考文獻(xiàn) 〔 1〕 胡黎強(qiáng)林爭輝李林森 一種高效率低功耗開關(guān) 電源的實(shí)現(xiàn) 微電子學(xué)2021 年 〔 2〕 周政海鄧先燦樓向雄 低壓高頻 PWM DCDC 轉(zhuǎn)換器芯片設(shè)計(jì) 固體電子學(xué)研究與進(jìn)展 2021 年 [3] Making 5V 14bit Quietby Kevin Hoskins 1997 [4] 楊光 1985年半導(dǎo)體工業(yè)的發(fā)展情況和對 1986年的預(yù)測 [J]全球科技經(jīng)濟(jì)瞭望 1986 年 Z1 期 [8] G Perry The Fundamentals of Digital Semiconductor Testing Soft Test Inc California 1998 年 [9] ASl 1000 手冊 TMT 公司 [11]STS8017 編程培訓(xùn) 2021。 C的操作這稱為保險(xiǎn)帶另一種應(yīng)用是按速度與性能將芯片分級通過在不同的電壓 和不同的頻率下進(jìn)行測試來分級 結(jié)構(gòu)性測試分析方法 主要針對測試電路的結(jié)構(gòu)底層門電路芯片內(nèi)部連線網(wǎng)表等進(jìn)行相應(yīng)的測試分析通過芯片輸入管腳施加測試向量和控制信號通過輸出管腳觀察內(nèi)部信號的狀態(tài)該方法靈活性較好結(jié)合可測試性分析技術(shù)可以開發(fā)多種測試生成算法自動(dòng)產(chǎn)生電路的測試向量同時(shí)能夠有效地評估測試效果故結(jié)構(gòu)性測試向量的產(chǎn)生和測試都相對簡單 結(jié)構(gòu)性測試通常采用可測試性設(shè)計(jì)結(jié)構(gòu)在芯片開發(fā)早期過程中就將測試功能有效融合入設(shè)計(jì)即在設(shè)計(jì)芯片電路之前就開始執(zhí)行面向測試的設(shè)計(jì)方案 它不僅實(shí)現(xiàn)了設(shè)計(jì)與測試并行開發(fā)的整體流程 還可以實(shí)現(xiàn)片上自動(dòng)測試結(jié)構(gòu)例如內(nèi)建自測試 BuiltInSelfTest BIST 并利用測試點(diǎn)插入 Test Point Insertion 技術(shù)大大增加芯片的可觀測性和可控制性因此它對自動(dòng)測試設(shè)備的依賴性大大降低可在較低的頻率如 20MHz 下占用較少的測試資源如不需要昂貴的高速測試通道占用較小的 ATE 存儲空間存儲向量等進(jìn)行測試 ２ 4 測試機(jī)的認(rèn)識 ATE 是 Automatic Test Equipment 的縮寫 于半導(dǎo)體產(chǎn)業(yè)意指集成電路 IC 自動(dòng)測試機(jī) 用于檢測集成電路功能之完整性 為集成電路生產(chǎn)制造之最 后流程 以確保集成電路生產(chǎn)制造之品質(zhì) 圖 22 ATE 系統(tǒng)結(jié)構(gòu) ATE 自動(dòng)測試系統(tǒng)簡介 ATE 是一種由高性能計(jì)算機(jī)控制的測試儀器的集合體是由測試儀和計(jì)算機(jī)組合而成的測試系統(tǒng)計(jì)算機(jī)通過運(yùn)行測試程序的指令來控制測試硬件測試系統(tǒng)最基本的要求是可以快速且可靠地重復(fù)一致的測試結(jié)果即速度可靠性和穩(wěn)定性為保持正確性和一致性測試系統(tǒng)需要進(jìn)行定期校驗(yàn)用以保證信號源和測量單元的精度我們使用的是 ASL1000 測試機(jī)其特點(diǎn)可
公司管理相關(guān)推薦
鄂ICP備17016276號-1