【正文】 18 參考文獻 [1] 楊宇 ， 曾謝華，譚可，等 .模擬路燈控制系統(tǒng)軟件設計［ J］ . 昆明冶金高等?？茖W校學報， 2020,20（ 1）： 3540. [2] FPGA Architectures Part1. [3] FPGA Architectures Part2. [4] Clifford Synthesis and Scripting Techniques for Designing Multi2Asynchronous Clock Designs. [5] , A minimal sourcesynchronous interface,ASIC/SOC Conference, Annual IEEE International,2528 Page:443447. [6] William ,John Digital Systems Engineering, CambridgeUniversity Press,1998,Page:468. [7] Clifford Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs,Sunburst Design,Inc. [8] 于海 ,樊曉椏 .基于 FPGA 系統(tǒng)設計與實踐 [J].微電子學與計算機 ,2020,24(3):210213. [9] 楊軍 ,孔兵 ,宋克儉 ,等 .基于 FPGA 的存儲器設計 [J].云南大學學報 :自然科學版 ,2020,29(6):560565. [10] Rabaey [M].北京 :清華大學出版社 ,l999. [11] 汪東 ,馬劍武 ,陳書明 .基于 Gray碼的異步 FIFO接口技術及其應用 [J].計算機工程與科學 ,2020,27(11):58260. [12] John [M].北京 :機械工業(yè)出版 社 ,2020. [13] 候伯亨 ,顧新 .VHDL 硬件描述語言與電路設計 [M].西安 :西安電子科技大學。設計期間有許多的感觸、想法、經(jīng)驗，教訓，對以后的學習、工作有很大的益 處。整個設計過程是不斷學習，不斷發(fā)現(xiàn)問題、分析問題、解決問題的過程。 圖 45 動態(tài)掃描邏輯框圖 17 結(jié)論 經(jīng)過了整整 3 個月的忙碌，終于完成了畢業(yè)設計。一般每一位的顯示時間為 110ms。 這樣做可以使每一個顯示塊顯示與自己相對應的數(shù)據(jù) 。 圖 44 時鐘仿真波形 動態(tài)掃描模塊 動態(tài)掃描電路將計數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài) ， 并且輸出數(shù)碼管的片選信號和位選信號 。 時鐘的仿真波形圖如圖 44 所示 ， 仿真圖滿足設計的要求 。 圖 42 分頻模塊仿真圖 時鐘 計數(shù)模塊 時鐘 計數(shù)模塊如圖 43 所示 。 圖 38 頂層設計模塊 15 4 仿真結(jié)果分析 分頻電路 數(shù)字時鐘分頻電 路邏輯框圖見圖 41。 頂層設計協(xié)調(diào)了各子模塊功能的實現(xiàn) ， 完整地實現(xiàn)了模擬路燈控制系統(tǒng)的所有功能 。 （ 4）譯碼顯示模塊 圖 37 譯碼器邏輯圖 （ 5）三態(tài)與非門模塊 三態(tài)與非門用于綜合時間 、 光線 、 移動物體三個條件 ， 產(chǎn)生路燈開關信號 。 （ 3）故障報警模塊（見圖 36） 13 圖 36 報警電路 當路燈發(fā)生故障，揚聲器會發(fā)出警報聲 。 光敏電阻器又稱光導管 ， 特性是在特定光的照射下 ， 其阻值迅速減小 ， 可用于檢測可見光 。 （ 2）信號采集模塊（見圖 35） 圖 35 光信號采集電路 信號采集模塊包括光信號采集模塊和移動物體檢測模塊 ， 兩者功能如下 : 光信號采集模塊 : 該模塊需要檢測周圍環(huán)境光的明暗程度來進行路燈開關的自動控制。時、分、秒計數(shù)器采用同步計數(shù)方式，其時鐘脈沖端均接由分頻器輸出的時鐘信號 clk（ 1Hz）。 系統(tǒng)單元模塊的設計 （ 1）時鐘控制模塊 圖 34 時鐘程序框圖 為實現(xiàn)精確的定時開關功能 ， 該設計的時標信號的頻率由振蕩器產(chǎn)生，由于計時最小單位為 1s 所以時標信號經(jīng)分頻器后輸出頻率為 1Hz 的秒脈沖 clk； 而校準信號的頻率應該高于 1Hz， 若取信號經(jīng)另一分頻器后輸出頻率為 2Hz的校準 12 信號脈沖 clk1。 同時，路上光線明亮程度和移動物體狀況也是路燈打開的條件 。 11 系統(tǒng)流程及設計分析 （見圖 33） 圖 33 系統(tǒng)流程圖 設計分析 ： 本系統(tǒng)的設計主要思路是對路燈實現(xiàn)實時控制 ， 并且可以進行單路 控制和總控制 。 超聲波測距的原理是利用超聲波在空氣中的傳播速度為已知 ， 測量聲波在發(fā)射后遇到障礙物反射回來的時間，根據(jù)發(fā)射和接收的時間差計算出發(fā)射點到障礙物的實際距離，超聲波信號反射回來被接收管接收，經(jīng)過處理之后 ， 通過數(shù)字傳感器接口返回到 FPGA 進行判斷是否有物體經(jīng)過 ， 以發(fā)出路燈開關信號 。 在精密的液位測量中需要達到毫米級的測量精度 ， 但是目前國內(nèi)的超聲波測距專用集成電路都是只有厘米級的測量精度。 式中 L 為測量的距離長度 ； C 為超聲 波在空氣中的傳播速度 ； T 為測量距離傳播的時間差 （ T為發(fā)射到接收時間數(shù)值的一半 ）。 使用超聲波測距傳感器對路燈間有無物體經(jīng)過進行檢測，超聲波測距傳感器利用信號遇到障礙物距離的不同反射回來的時間也不同的原理，進行障礙物遠近的檢測 。 設計方案 系統(tǒng)的工作原理 系統(tǒng) VHDL 編寫的時鐘程序，對路燈進行定時開關。 控制器的時鐘通過 VHDL 編寫的電子時鐘程序 ，在 FPGA 芯片中控制并用字符型液晶顯示，利用按鍵設定、修改時間 。本系統(tǒng)采用 FPGA 為主控芯片， 采用光敏電阻分壓的方式感應周圍環(huán)境明暗的變化 ， 支路控制系統(tǒng)采集分壓值經(jīng) 過 FPGA 芯片處理后控制路燈的變化 。 （ 5） 當路燈出現(xiàn)故障時 （燈不亮） ， 支路控制器 應發(fā)出聲 光報警信號，并顯 10 示故障路燈的地址編號。 （ 3） 支路控制器應能根據(jù)交通情況自動調(diào)節(jié)亮燈狀態(tài) :當可移動物體 M(在物體前端標出定位 點， 由定位點確定物體位置 ) 由左至右到 S點時 (見圖 32)，燈 1 亮 ； 當物體 M 到達 B點時， 燈 1 滅，燈 2 亮； 若物體 M由右至左移動時 ， 則亮燈次序與上相反 。 此系統(tǒng)要滿足下面的基本要求 : 圖 31 （ 1）支路控制器有時鐘功能， 能設定、顯示開關燈時間，并控制整條支路按時開燈和關燈 。同時由路燈指示電路中路燈的故障輸出信號控制聲光報警電路利用聲音和燈光進行報警提示【 2】 。 系統(tǒng)的外圍電路主要包括光線信號采集部分 、位置信號采集部分 、按鍵輸入部分 、路燈指示及故障檢測電路 、聲光報警電路和顯示電路部分 。 ⑤當路燈出現(xiàn)故障時（ 燈不亮 ） ,支路控制器應發(fā)出聲光報警信號 ,并顯示有故障路燈的地址 編號 【 13】 。 ③支路控制器應能根據(jù)交通情況自動調(diào)節(jié)亮燈狀態(tài) ： 當可移動物體Ｍ （ 在物體前端標出定位點 ， 由定位點確定物體位置 ） 由左至右到達 S 點時 （ 見圖 2）， 燈 ① 亮 ； 當物體 M到達 B點時 ,燈 1滅 ， 燈 2亮 ； 若物體Ｍ由右至左移動時則亮燈次序與上相反 。具體功能要求是：① 支路控制器有時鐘功能 ，能設定、顯示開關燈時間，并控制整條支路按時開燈和關燈 。目前 FPGA的品種很多，有 XILINX公司的 Virtex系列、 TI 公司 的 TPC系列、 ALTERA公司的 Stratix 系列等。 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TLT電平兼容。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 FPGA 的基本特點主要有： 1）采用 FPGA 設計 ASCI 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 FPGA一般采用查找表結(jié)構(gòu)，查找表結(jié)構(gòu)根據(jù)查表結(jié)果來實現(xiàn)，而不是通過計算機，比用一般邏輯實現(xiàn)的算法塊。 Proteus 主要由 ISIS 和 ARES 兩部分組成， ISIS 的主要功能是原理圖設計及與電路原 理圖的交互仿真， ARES 主要用于印制電路板的設計 。 Quartus II 設計軟件通過增強層次 LogicLock 模塊級設計方式，將性能平均改善 15%；編譯速度更快， 對設計性能的影響最小 ；提 供了 HDL 測試模板快速地開發(fā) HDL仿真矢量 ；可 以自動地從 Quartus Ⅱ仿真器波 形文件中創(chuàng)建完整 的 HDL 測試平臺； 支持高速 I/O 設計，生成專用 I/O緩沖信息規(guī)范 (IBIS)模型導入到常用的 EDA 信號集成工具中 ； 簡 化第三方工具的分析 。 版 Quartus II 設計軟件現(xiàn)在除了支持 Altera 的 APEX 20KE，APEX20KC， APEX II， ARM的 Excalibur 嵌入處理器方案， Mercury， FLEX10KE和 ACEX1K之外，還支持 MAX300A和 MAX7000 設計者現(xiàn)在可以使用 Quartus II設計軟件中才有的所有強大的功能。 6 2 仿真工具的選擇與 FPGA 的簡介 仿真工具的選擇 Altera Quartus II 作為一種可編程邏輯的設計環(huán)境，由于其強大的設計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設計者的歡迎（見圖 21）。人、車、路三者關系的協(xié)調(diào)，已成為交通管理部門需要解決的重要問題之一。本文利用 VHDL 硬件描述語言，以及 SOPC 嵌入式系統(tǒng)設計，并通過 QuartusII 軟件和 Altera 公司的 Cyclone 系列 FPGA 完成了 路燈 系統(tǒng)的設計，并對結(jié)果進行了模擬仿真 [7]。有效地減少系統(tǒng)體積，增加系統(tǒng)的可靠性，而且縮短開發(fā)周期，降低研發(fā)成本。 課題研究的目的和意義 可編程邏輯設計 是近年來在電子設計領域中出現(xiàn)的一門新技術，它把復雜的數(shù)字系統(tǒng)轉(zhuǎn)化為用一兩個可編程邏輯器件即可實現(xiàn)的“片上”系統(tǒng)；把系統(tǒng)的更新?lián)Q代帶轉(zhuǎn)化為簡單的在系統(tǒng)編程設計；把 后期的系統(tǒng)調(diào)試轉(zhuǎn)移到設計實現(xiàn)之前在計算機上進行的時序仿真。而飛利浦和西門子等大型汽車電子企業(yè)也在努力推動更多的標準化 作品。雖然這種復雜系統(tǒng)在航空市場已經(jīng)出現(xiàn)很久，但應用太過于專業(yè)和尖端，因而無法得到大量普及。 在汽車電子方面，汽車電子標準化工作的進展正在為相關設計工具的需求推波助瀾。 在電路設計方面，為幫助設計人員應 對電路設計規(guī)模日益增加以及高速電路廣泛應用所帶來的種種設計挑戰(zhàn)， EDA 工具供應商不斷改進技術，開發(fā)增強功能設計工具，以滿足產(chǎn)品設計周期和復雜的電路設計要求。 MidStreamTechnologies 公司則采取 FPGA 芯片為有線電視運營商開發(fā)視頻流服務器。盡管這種產(chǎn)品的平均售價高達 萬美元，但 是 其銷售量卻比以前翻了一番。 Time Logic 公司對這些標準服務器加以改進后，生產(chǎn)了一種用 于基因研究的高速處理設備。 美國的 Time Logic 公司也間接受益于 FPGA 芯片。盡管 FPGA 芯片的主頻速度比奔騰處理器慢，但卻可并行完成多項任務，即微處理器在每一時間節(jié)拍如某一指令周期中只能執(zhí)行一條指令，完成一次操作。這款專為網(wǎng)站運行而設計的服務器尺寸僅有 DVD 播放機大小，工作能力卻相當于甚至超過 50 臺戴爾、 IBM 或 SUN 公司售價 5000 美元的服務器，其成本僅為 萬美元。合成生物學要獲得成功需要一種真正可伸縮的設計平臺，而這是 EDA 的真正遺產(chǎn)。微電子學的技術能夠應用到生物學，反之亦然。他去世前曾宣布 ， 屬于生物設計自動化 bio designautomationBDA。 在生物領域，己故 Newton 將微電子制造和設計方法應用到新興的合成生物學領域。視覺檢測中圖像處理的特點是 “ 底層圖像處理算法復雜，數(shù)據(jù)量小，對于圖像地產(chǎn)處理，我們在高 2 速圖像采集系統(tǒng)中用 FPGA 實現(xiàn)，采用 VHDL 編寫圖像處理算法，對于圖像高層處理 ， 計算機軟件實現(xiàn)。這些模塊是在 FPGA 中利用 VHDL 編程實現(xiàn)的。因此，我們構(gòu)建了高速圖像采集系統(tǒng)。 FPGA/CPLD 和嵌入式微控制器如 8051 結(jié)合使用可以更靈活地實現(xiàn) ISP 在系統(tǒng)編程。 XC950O 系列器件通過標準的 4 腳 JTAG 協(xié)議實現(xiàn)在系統(tǒng)內(nèi)編程，它的擴展 IEE