【正文】 本章重點自我檢測： ， ， ， ， 思考題： ， ， 習題： ， ， ， ， ， 作 業(yè)謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。 移位寄存器分為左移、右移及雙向。第五節(jié) 時序模塊的應用電源十位 個位秒譯碼器 譯碼器六進制 十進制六十進制顯示部分譯碼部分計數(shù)部分十位 個位分譯碼器 譯碼器六進制 十進制六十進制十位 個位時譯碼器 譯碼器十二進制分頻器晶體振蕩器秒基準部分校時電路 本章討論了幾種常用的時序模塊，如 計數(shù)器、寄存器、移位寄存器 以及由它們組成的 序列信號發(fā)生器 等 。第四步： 加全 0校正項三、反饋型最長線性序列碼發(fā)生器 (m序列碼發(fā)生器 )第五步： 畫電路圖 三、反饋型最長線性序列碼發(fā)生器 (m序列碼發(fā)生器 )例 4：設計 S = 7的 m序列碼發(fā)生器。第二步： 查表 ： f(Q)=Q2⊕ Q3 (即 74194的 DSR= Q1⊕ Q2)。二、計數(shù)器型序列碼發(fā)生器八選一選擇器實現(xiàn)函數(shù)：地址邏輯變量 A2A1A0DQBQAQDQC00 01 11 10000111101 11 10 00 10100XXXXZA0DA2A100 01 11 1000011110D2 D6D2 D6D3 D7D3 D7D4D4D5D5D0D0D1D1QDQCQB — A2A1A0 QA D確定 Di方法：對于函數(shù)卡諾圖中D0=D1=D3=D5=0D2=D6=1D4 = QAD7 = QA第三步：畫電路圖 二、計數(shù)器型序列碼發(fā)生器D0=D1=D3=D5=0D2=D6=1D4 = QAD7 = QA11100001CO11CPQAQBQCQD00101CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3COZZD7D6D5D4D3D2D1D0A2A1A0S0 S 74LS151A2A0D2D0A1D7D4D3D1D6D5FF三、反饋型最長線性序列碼發(fā)生器 (m序列碼發(fā)生器 )2. 電路組成： 移位寄存器 + 異或反饋電路1. 最長線性序列碼長度： S=2n13. 設計過程 : (1) 根據(jù) S=2n1，確定 n (2) 再查表 f(Q)(3) 畫電路圖(4) 加防全 0裝置例 4：設計 S = 7的 m序列碼發(fā)生器。 若對應于選擇器卡諾圖的方格內(nèi) 全為 1，則此 Di= 1；反之，若方格內(nèi) 全為 0，則 Di = 0。（ 4）設定有效狀態(tài)為 QDQCQBQA=0100～ 1111。（ 2）選用 74161。例 3：設計一產(chǎn)生 110001001110序列碼發(fā)生器。 二、計數(shù)器型序列碼發(fā)生器。 在上述序列信號中， 110011是一個循 環(huán) 周期，其循 環(huán)長 度 S=6。 工作在左移操作狀態(tài) 。分頻器第四節(jié) 序列碼發(fā)生器一、反饋型序列碼發(fā)生器二、計數(shù)器型序列碼發(fā)生器 按一定規(guī)則排列的周期性串行二進制碼。74LS195RJLDCP K Q0Q1Q2Q3Q3D0D1D2D3扭環(huán)形計數(shù)器設計（ 2）判斷觸發(fā)器個數(shù)： 計數(shù)器的模 Ｍ ＝ 2 n (n為移位寄存器的位數(shù) )。KCPQ0Q1Q2Q3Q3J0000啟動 態(tài)序表 Q0 Q1 Q2 Q3 0 ０ ０ 　 ?。白⒁猓海?1）電路除了有效計數(shù)循環(huán)外，還有一個無效循環(huán)。（ 1）連接方法： 將移位寄存器的輸出 Q3反饋到 Ｊ、K輸入端。（ 2）不能自啟動， 工作時首先在 LOAD加啟動信號進行預置。 2. 環(huán)形計數(shù)器1. 數(shù)據(jù)轉換3. 扭環(huán)形計數(shù)器4. 分頻器（四）寄存器的應用 ?并行轉換CPR CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MA MB= Q7 操作 0 0 0 0 0 0 0 0 0 100000000111 并行送數(shù)清零1 D0 0 1 1 1 1 1 1 1串行輸入 1111D001100 右移2 D1 D0 0 1 1 1 1 1 111111D0110 右移串行 ?并行1Q0Q1Q2Q3DSR011MB 1Q4Q5Q6Q71111MAMBMA74LS194（ 1）RCP MAADSRBCDDSLMB74LS194（ 2）RCP MAADSRBCDDSLMBQ0Q1Q2Q3Q0Q1Q2Q374LS194（ 2）RCP MAADSRBCDDSLMBCP1Q0Q1Q2Q3DSR10MB 1Q4Q5Q6Q7MAMBMA串行輸出1 1D0D1D2D3D4D5D674LS194（ 1）RCP MAADSRBCDDSLMB七位 并行 ?串行 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MA MB 操作 1 0 D0 D1 D2 D3 D4 D5 D6 101 并行送數(shù)啟動2 1 0 D0 D1 D2 D3 D4 D5 1 0 右移3 1 1 0 D0 D1 D2 D3 D4 1 0 右移D6D00D4D2D5D1D350131402直到 Q5Q4 Q3Q2 Q1Q0=11111101 11011重新預置1例 1：用 74195構成 M=4的環(huán)形計數(shù)器。 在 CASE語句中，用 WHEN OTHERS覆蓋沒有考慮到的值域 。 用 CONV_INTEGER將 S所屬數(shù)據(jù)類型 STD_LOGIC_VECTOR轉換到整數(shù)類型。 END vshiftreg_arch。 Q = IQ。 END CASE。 算數(shù)右移 WHEN 7 = IQ = IQ(6 DOWNTO 0) ‘0’。 循環(huán)右移 WHEN 5 = IQ = IQ(6 DOWNTO 0) IQ(7)。 右移WHEN 3 = IQ = IQ(6 DOWNTO 0) DSL。 保持 WHEN 1 = IQ =D。 BEGIN 用 VHDL程序實現(xiàn) 8位移位寄存器 定義一個中間信號 IQ （三） 四位 雙向移位寄存器 74194 PROCESS(CP,R,IQ)