【正文】 小 結(jié) （ 1）熟練讀懂中規(guī)模時(shí)序模塊的功能表； （ 2）熟練掌握中規(guī)模模塊電路的功能擴(kuò)展； （ 3）具備應(yīng)用時(shí)序模塊及組合電路構(gòu)成給定邏輯功能電路的能力。 數(shù)字電子鐘是一種直接用數(shù)字顯示時(shí)間的計(jì)時(shí)裝置，一般由 晶體振蕩器 、 分頻器 、 計(jì)數(shù)器 、譯碼器 、 顯示器 、 校時(shí)電路和 電源 等部分組成。第一步： 根據(jù) S=2n1，確定 n =3。二、計(jì)數(shù)器型序列碼發(fā)生器1CO11CPQAQBQCQD00101CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO第二步：設(shè)計(jì)組合電路 （ 1） 列出真值表（ 2） 卡諾圖化簡(jiǎn)（ 3） 采用 8輸入數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) ：二、計(jì)數(shù)器型序列碼發(fā)生器QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0QBQAQDQC00 01 11 10000111101 11 10 00 11101XXXXZ 若對(duì)應(yīng)的方格內(nèi) 有 0也有 1，則應(yīng)為 1格 對(duì)應(yīng)的 輸入變量的積之和 （此積之和式中 只能含余下的變量 ）。第一步：設(shè)計(jì)計(jì)數(shù)器 （ 1）序列長(zhǎng)度 S=12，可以設(shè)計(jì)模 12計(jì)數(shù)器。如果由 不同的 Q端 輸 出，其 序列中 1和 0的排列相同，僅是初始相位不同。任意長(zhǎng)度的序列碼1CP0Q0Q1Q2Q3ADSRBCDDSL11 74LS194RCP MAADSRBCDDSLMBQ0Q1Q2Q3一、反饋型最長(zhǎng)線性序列碼發(fā)生器 反饋移位型序列碼發(fā)生器是由移位寄存器和組合反饋電路組成。（ 2）不能自啟動(dòng)， 工作時(shí)首先在R端加啟動(dòng)脈沖信號(hào)清零。74LS195RJLDCP K Q0Q1Q2Q3Q3D0D1D2D3環(huán)形計(jì)數(shù)器設(shè)計(jì)（ 2）判斷觸發(fā)器個(gè)數(shù)： 計(jì)數(shù)器的模 Ｍ ＝ n(n為移位寄存器的個(gè)數(shù) )。 “ NULL” 語(yǔ)句描述無(wú)任何操作，即保持原狀態(tài)。 R信號(hào)為異步清零，不考慮 CP信號(hào)。 END IF。 循環(huán)左移WHEN 6 = IQ = IQ(7) IQ(7 DOWNTO 1)。 預(yù)置 WHEN 2 = IQ = DSR IQ(7 DOWNTO 1)。 ARCHITECTURE vshiftreg_arch OF vshiftreg IS SIGNAL IQ: STD_LOGIC_VECTOR (7 DOWNTO 0)。 S: STD_LOGIC_VECTOR (2 DOWNTO 0)。(5)左移 : MA為低 ,MB為高電平時(shí)，且 CP的上升沿，將輸出端數(shù)據(jù)向左位移一次，即當(dāng) R=1，MA=0,MB=1時(shí)，當(dāng) CP ? 時(shí)，執(zhí)行左移： 輸出 Q3由 DSL決定 , Q3?Q2， Q2?Q1 ， Q1?Q0。Q3溢出74195功能表（二） 四位單向移位寄存器 74195輸 入 輸 出0 X X X … X X X 0 0 0 0 11 ↑ 0 d0 … d3 X X d0 d1 d2 d3 d32 1 0 1 X … X X X Q0n Q1n Q2n Q3n Q3n1 ↑ 1 X … X 0 1 Q0n Q0n Q1n Q2n Q2n 1 ↑ 1 X … X 0 0 Q0n Q1n Q2n Q2n2 1 ↑ 1 X … X 1 1 Q0n Q1n Q2n Q2n3 1 ↑ 1 X … X 1 0 Q0n Q1n Q2n Q2n R CP LOAD D0 … D 3 J K Q0n+1 Q1n+1 Q2n+1 Q3n+1 Q3n+101Q02. 功能1. 邏輯符號(hào)（三） 四位雙向移位寄存器 74194(1) 清零： 信號(hào) R =0時(shí) (當(dāng)?shù)碗娖綍r(shí) ),將輸出寄存器置 “0000”, 優(yōu)先級(jí)最高。右移寄存器： 先送低位，后送高位。 二、寄存器 假設(shè) 4是低位寄存器， 1是高位寄存器。 M=10 態(tài)序表 N QAQDQC QB0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 1 0 0 06 1 0 0 17 1 0 1 08 1 0 1 19 1 1 0 0要求：采用 5421碼計(jì)數(shù)fQD74LS290R0（ 1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（ 2）S9（ 1）S9（ 2）QDQAQBQCCPACPBCPA74LS290（ 2）R0（ 1）CPACPBR0（ 2）S9（ 1）S9（ 2）QDQAQBQCCPBCPA74LS290（ 1）R0（ 1）CPACPBR0（ 2）S9（ 1）S9（ 2）QDQAQBQCCPBQ0Q1Q2Q3Q4Q5Q6Q7例 4：用 74290 設(shè)計(jì) M=88計(jì)數(shù)器。 f 從 CPB入，輸出從QAQD QC QB出。0000(3)計(jì)數(shù)：當(dāng) R0（ 1）、 R0（ 2） 及S9（ 1）、 S9（ 2） 有低電平時(shí) ，且當(dāng)有 CP下降沿 時(shí)，即可以實(shí)現(xiàn)計(jì)數(shù)。 CPB 入 QD ? QB出1 . 邏輯符號(hào)三、異步計(jì)數(shù)器 74290QD74LS290R0（ 1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（ 2）S9（ 1）S9（ 2）QDQAQBQCCPACPB S9（ 1） 、 S9（ 2） 有效。 態(tài)序表N QD QC QB QA（ 1）接成 M16的計(jì)數(shù)器1001BO=00f 11001 —— 連接成任意模 M 的計(jì)數(shù)器(1) 接成 M16的計(jì)數(shù)器(2) 接成 M16的計(jì)數(shù)器2. 74193功能擴(kuò)展二、四位二進(jìn)制可逆計(jì)數(shù)器 74193 例 8: 用 74193設(shè)計(jì) M=147 計(jì)數(shù)器。 即雙時(shí)鐘輸入。QD ? QA :數(shù)據(jù)輸出， 從 高位 ?低位。 若干片同步計(jì)數(shù)器組成同步計(jì)數(shù)鏈時(shí)，就要利用計(jì)數(shù)控制端 CTT、 CTP傳遞進(jìn)位信號(hào)。DATE_OUT=TEMP。WAIT UNTIL CLK’EVENT AND CLK=‘1’ 。BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 D