cadence講義版圖設(shè)計驗證(參考版)
2025-01-01 23:46本頁面
【正文】 Capture ProcessCADENCE117謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。 Debug with Design Rule in MindCADENCE116RemarksvExperiment Demo167。 Setup for the Verification167。 Workflow for the Cellbased Design167。 Display or deviceCADENCE113DraculaLVSvSchematic－ CDL網(wǎng)表轉(zhuǎn)換：CIWFile－ Export－ CDL…CADENCE114DraculaLVS CADENCE115RemarksvLayout Design167。 Setup environment for lvsCADENCE111DraculaLVS167。如果版圖與電路圖匹配，會顯示 “LAYOUT AND SCHEMATIC MATCHED”， 否則，會列出 Discrepancy項，并注有不能匹配的部分在版圖中的坐標(biāo)和網(wǎng)單中的器件名。Directory欄中填入運行 DRC的路徑后，點 OK， 打開的版圖中會出現(xiàn)錯誤標(biāo)記。Interface （對于 版本，選擇 ToolsInQuery）， 工具菜單里多出 DRC、 LVS等項。%DRC 文件名6. PDRACULA5. 特殊情況下 ,設(shè)計規(guī)則允許有部分彈性 。 設(shè)計規(guī)則的規(guī)定是基于 process variation, equipment limitation,circuit reliability。 基本設(shè)計規(guī)則包括各層 width,spcing及不同層之間的 spcing,enclosure等關(guān)系 。 檢查布局設(shè)計與制程規(guī)則的一致性 。 查詢驗證結(jié)果報表并修改錯誤 。 提交執(zhí)行文件 。 編譯命令文件 。 填充設(shè)計數(shù)據(jù)信息 。 創(chuàng)建 /獲取命令文件 。*2． 電氣規(guī)則檢查－ ERC3． 版圖 原理圖一致性檢查－ LVS 驗證方式 Incremental VS Full chip Hierarchical VS Flatten Online VS offlineCADENCE94版圖驗證工具－ DraculavDracula 主要功能 :網(wǎng)表信息 (用于 LVS)。 版圖驗證與工藝相關(guān) 需要工藝信息數(shù)據(jù)庫167。處理。特別是對整個芯片版圖的最后驗證，一定要交由 sighoffIC DraculaCadence CADENCE82版圖驗證工具－ DIVA CADENCE83版圖驗證工具－ DIVAq分析錯誤（ Explain）CADENCE84版圖驗證工具－ DIVA CADENCE85版圖驗證工具－ DIVAvExtractorCADENCE86版圖驗證工具－ DIVAvExtractor 功能q提取器件和互聯(lián)信息用于 ERC 或 LVSq提取網(wǎng)表q提取有寄生參數(shù)的版圖網(wǎng)表用于模擬v提取層次qFlatqHierarchicalqMicroCADENCE87版圖驗證工具－ DIVAqExtractor 界面CADENCE88版圖驗證工具－ DIVA CADENCE89版圖驗證工具－ DIVAvLVSCADENCE90版圖驗證工具－ DIVA LVSCADENCE91版圖驗證工具－ DIVA LVS CheckCADENCE92版圖驗證工具－ DraculavDracula選中該菜單后，用鼠標(biāo)在版圖上出錯了的地方單擊就可以了。單擊菜單后會彈出一個窗口，在這個窗口中單擊 apply就可以顯示第一個錯誤。 CADENCE81版圖驗證工具－ DIVAv Diva 查錯 : 錯誤在版圖文件中會高亮顯示，很容易觀察到。remote 表示在遠(yuǎn)程機器上運行。local 表示在本機上運行。Rules File 指明 DRC規(guī)則文件的名稱，默認(rèn)為 Rules Library 這里選定規(guī)則文件在哪個庫里。這在大規(guī)模的電路檢查中非常重要。 在 DRC文件中，我們設(shè)置的 switch在這里都會出現(xiàn)。 CADENCE80版圖驗證工具－ DIVASwitchby area 是指在指定區(qū)域進(jìn)行 DRC檢查。hier w/o optimization 利用 層 次之 間 的 結(jié) 構(gòu)關(guān)系而不用模式 識別優(yōu) 化，來 檢查電 路中每個 單 元 塊 。Method指的是要檢查的版圖的類型 :Flat 表示檢查版圖中所有的圖形，對子版圖塊不檢查
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1