微處理器的低功耗芯片設(shè)計技術(shù)(參考版)
2025-07-16 23:13本頁面
【正文】 開展微處理器的低功耗研究，對我國集成電路產(chǎn)業(yè)的發(fā)展具有重要意義。 本文介紹了低功耗微處理器的研究現(xiàn)狀，討論了幾種常用的微處理器低功耗設(shè)計技術(shù)，展望了低功耗微處理器設(shè)計研究的發(fā)展趨勢。然而，異步電路實現(xiàn)困難，且缺乏EDA軟件的支持，因而還有待于進一步的研究。同步電路的時鐘功耗在整個系統(tǒng)的功耗中占了相當大的比例。 其次，面向功耗的軟硬件協(xié)同設(shè)計。抽象層次越高，采用低功耗技術(shù)功耗可降低的比例越大。 功耗是微處理器設(shè)計長期面臨的問題，分析當前的研究狀況，未來的低功耗微處理器設(shè)計研究有如下發(fā)展趨勢：例如：在Crusoe處理器中，采用高效的超長指令(VLIW)、代碼融合(Code Morphing)技術(shù)、LongRun電源管理技術(shù)和RunCooler工作溫度自動調(diào)節(jié)等創(chuàng)新技術(shù)，獲得了良好的低功耗效果。 以上主要是從硬件的角度來實現(xiàn)功耗的降低。通常用來降低Cache功耗的方法有以下兩種：一種是從存儲器的結(jié)構(gòu)出發(fā)，設(shè)計低功耗的存儲器，例如采用基于CAM的Cache結(jié)構(gòu)；另一種是通過減少對Cache的訪問次數(shù)來降低功耗。 作為現(xiàn)代微處理器中的重要部件，Cache的功耗約占整個芯片功耗的30％～60％，因此設(shè)計高性能、低功耗的Cach結(jié)構(gòu)，對降低微處理器的功耗有明顯作用。例如：Gray碼在任何兩個連續(xù)的編碼之間只有一位的數(shù)值不同，在設(shè)計計數(shù)器時，使用Gray碼取代二進制碼，則計數(shù)器的改變次數(shù)幾乎減少一半，顯著降低了功耗；在訪問相鄰的地址空間時，其跳變次數(shù)顯著減少，有效地降低了總線功耗。 狀態(tài)機編碼對信號的活動性具有重要影響，通過合理選擇狀態(tài)機狀態(tài)的編碼方法，減少狀態(tài)切換時電路的翻轉(zhuǎn)，可以降低狀態(tài)機的功耗。同時，為常用的單元選擇低功耗的實現(xiàn)結(jié)構(gòu)，如觸發(fā)器、鎖存器和數(shù)據(jù)選擇器等。 設(shè)計低功耗單元庫是降低功耗的一個重要方法，包括調(diào)整單元尺寸、改進電路結(jié)構(gòu)和版圖設(shè)計。因此，電壓的下降空間有限。如果工作電壓固定，則這兩種方法只能提高電路的工作速度，并相應(yīng)地增加了
法律信息相關(guān)推薦
鄂ICP備17016276號-1