【正文】 (Disable = 效能高轉載dfi11 / 11。 Enable可以得到較好的穩(wěn)定性(4burst)。 (設定值小 = 效能高) 32 Byte Granulation Settings = Auto, Disable (8burst), Enable (4burst). 來自我們 BIOS︰ 這個BIOS選項說明如何選擇32字節(jié)傳輸最佳化數(shù)據(jù)總線頻寬。 4X為最大的性能/ 7X為最大的穩(wěn)定性。 這對于效能 / 穩(wěn)定性有輕微的影響。 我到處尋找這個設定，我相信它是跟 內(nèi)存 與CPU 內(nèi)存控制器連接有關。 如果不穩(wěn)定，建議為最大的OC使用8x或者甚至2x或者4x。 這對于效能的影響是輕微的 / 對于穩(wěn)定性的影響程度是較大的。 (開啟設定=更快的=有可能的) R/W Queue Bypass Settings = Auto, 2x, 4x, 8x, 16x. 來自我們 BIOS︰ 這個BIOS設定明確指出在DCI (Device Control Interface)里控制器選擇最老的行動來覆寫，最老讀寫排序動作能被跳過的次數(shù)。 Aurhinius提出報告說當他使用TCCD時，關閉這個設定將有助于內(nèi)存頻寬增加50點。 這個設定能有一個相當大的差別 我注意到當我將設定設為打開時，系統(tǒng)馬上當機直到我調(diào)整其它設定才改善。 打開設定增加性能表現(xiàn)。 這顯示出這個設定與靜置頻率限制有直接的關系，如果設為enabled，將會蓋過原先的靜置頻率限制的設定而且根據(jù)沖突的發(fā)生來強制那個設定動態(tài)的調(diào)整。 ( 較低的=較快的) Dynamic Counter Settings = Auto, Enable, Disable. 來自我們 BIOS︰ 這個BIOS選項明確指出dynamic idle cycle counter(動態(tài)閑置循環(huán)計數(shù)器)Enable或者Disable。 我在BH5上有16頻率的好?092。 如果你的RAM內(nèi)存 是較低的等級 那我會建議你將設定定在自動。 對于頻寬有輕微的影響/對于穩(wěn)定性有較大的影響。 (較低的=較快的) Idle Cycle Limit Settings = Auto, 0256 in varied increments. 從我們 BIOS︰ 這個BIOS的設定明確指出在強迫關閉一個打開的頁之前(預先加載)，內(nèi)存頻率的數(shù)目。 對于頻寬及穩(wěn)定性有輕微的影響。 這被稱為data strobe preamble。 這個DQS信號是雙向的，當從圖形控制單元到DDR SGRAM有任何數(shù)據(jù)傳輸或從DDR SGRAM 到圖表控制單元有訊號時就會被打開。 它顯示什么時候DQS 應該被打開。 9ns對TCCD來說 可說是非常松散，只適合用來搭配DDR640 +嘗試。 7毫微秒更松散，有益于在UTT或者BH5身上得到更高的頻率。 對于我們 的建議設定︰ 7毫微秒是默認值 。 從7ns到6ns下降它另外2ns 的Everest Latency。 從HiJon89︰ 最大的Async Latency test顯示它Everest Latency test最大的的差別。 ( 較高=更快) Max Async Latency Settings = Auto, 015 in increments. 我無法找到任何關于這么部分的設定并且不能確信它對于RAM 功能的什么部分有影響。 如果CPC設定關掉時有些使用者可以成功的將設定設在level 24，我個人就?092。 關于穩(wěn)定性有大的影響。 另外，增加記憶總線的信號強度將不會改進SDRAM DIMMs的性能表現(xiàn)。 但是透過提升內(nèi)存數(shù)據(jù)線路的訊號強度，這是有可能在已操頻速度下增加它的穩(wěn)定性。 由于這種BIOS選項的自然特性，有可能可以將它作為內(nèi)存總線的一個超頻輔助。 主要用來增強DRAM內(nèi)存的驅(qū)動能力與較重的DRAM裝載(倍數(shù)和/或雙重邊DIMMs)。 DRAM Data Drive Strength Settings = Levels 14 in increments. The MD 的驅(qū)動強度取決于內(nèi)存數(shù)據(jù)線路的訊號強度。 對于我們 的建議設定︰ 從bigtoe︰ 如果你是使用TCCD的試試35或者7為那些驅(qū)動設定，他們通常能允許那些模塊得到好的頻率。 如果你使用TCCD 你可能想要嘗試35或者7這些通常能允許模塊設定較好的頻率， 如果你正使用VX或者新BH 金或者任何來自OCZ的其它模塊，你可能想要試驗8或者6。 1 跟7都是最弱的選項接近于我們正?？稍试S的弱設定。 根據(jù)測試與除錯這塊板子我得到結論如下內(nèi)容。 假設當其它一切事情更喜歡強的信號時，根據(jù)推測TCCD在較弱的驅(qū)動強度時工作的較好。 DRAM內(nèi)存的驅(qū)動強度歸屬于記憶數(shù)據(jù)線路的訊號強度。 這個功能允許你控制記憶數(shù)據(jù)總線的訊號強度。 用在上述計時的增加Skew試驗50255。 對于頻寬與穩(wěn)定性有輕微的影響。 (增加 = 迅速，減少 = 更慢) DQS Skew Value Settings = Auto, 0255 in increments. 當你設定DQS skew control時，這個值可能會上升或下降。 對于頻寬與穩(wěn)定性有輕微的影響 為我們 建議底座︰ 為性能增加，并且為穩(wěn)定減少。這意思是失真導致的延遲會達到輸出的高與低電壓，和DQS和 /DQS的中間點，被用來將頻率向前延伸，將沒必要吻合DQ通過參考電壓((Vref)甚至持續(xù)性的從一個頻率到另一個。有區(qū)別的意思是兩個訊號是被分開測量的，而不是使用一個簡單的觀測器和觀測點。 在DDR里的解決辦法是增加一個clock forwarding來形成一個簡單的數(shù)據(jù)頻閃觀測器簡單的數(shù)據(jù)頻閃觀測器。然而，在上升與下降的邊緣，電壓有著過高與過低的缺點。 (Enable=效能高) DQS Skew Control Settings = Auto, Increase Skew, Decrease Skew 這的確是真實的，當較低的電壓能產(chǎn)生較高的頻率成為可能但是在通過一定點后，電壓的過度下滑將表現(xiàn)出顯著的偏移與失真。開始任何可能的情況下使成為可能 這是改進帶寬的一個相當有影響力的底座。 無論什么時候，都建議你打開這個功能。 處理器必須等待，直到第一個數(shù)據(jù)交易處理完成及內(nèi)存更新后，才能送另一個地址給這個區(qū)塊。 一次詳細的檢查將揭示從所有記憶區(qū)塊的更新循環(huán)相互錯開，生產(chǎn)一種管線效應。 一個區(qū)塊將會在另一個區(qū)塊進行存取的同時進行更新。 在我們 street上的RGone 說在這設置里的5 在他的主機板上搭配任何品牌、大小、速度的內(nèi)存都是可行的。 對于穩(wěn)定性有大的影響/對于頻寬的影響是未知的。 結果是一個1T的寫入潛伏值，相反的，讀或是CAS 潛伏值2。 Write CAS Latency(tWCL) Settings = Auto, 18 Variable Write CAS CAS(tWCL)︰ 傳統(tǒng)