音樂(lè)演奏系統(tǒng)畢業(yè)設(shè)計(jì)(參考版)
2025-07-02 06:15本頁(yè)面
【正文】 24。同時(shí)，也感覺(jué)到書(shū)本知識(shí)與實(shí)際問(wèn)題之間需要我們?nèi)ヌ剿鞯?，不是學(xué)了書(shū)本知識(shí)就能很好的解決實(shí)際問(wèn)題的，要通過(guò)不斷的鍛煉和學(xué)習(xí)才能更好的掌握好知識(shí)，這次課設(shè)也激發(fā)了我們對(duì)EDA技術(shù)方面的興趣，提高了理論結(jié)合實(shí)際的意識(shí)。在設(shè)計(jì)過(guò)程中遇到不少問(wèn)題，如編程能力不夠，工程文件建立的錯(cuò)誤，還有一些相關(guān)文件如仿真功能的使用不明白等問(wèn)題。期間，我查閱里很多相關(guān)資料，更進(jìn)一步學(xué)習(xí)了VHDL語(yǔ)言，了解了FPGA芯片的功能和應(yīng)用。 心得體會(huì)畢業(yè)設(shè)計(jì)是針對(duì)某一理論課程的要求，對(duì)學(xué)生進(jìn)行綜合性實(shí)踐訓(xùn)練的實(shí)踐教學(xué)環(huán)節(jié)，可以提高學(xué)生運(yùn)用課程中所學(xué)的理論知識(shí)與實(shí)踐緊密結(jié)合，獨(dú)立地解決實(shí)際問(wèn)題的能力。 END PROCESS。 ELSE index=toneindex。039。 END。 key:IN STD_LOGIC。USE 。 END。 END IF。039。139。139。 THEN COUNT2:=NOT COUNT2。EVENT AND FULLSPKS=39。DELAYSPKS:PROCESS(fullspks) VARIABLE COUNT2:STD_LOGIC。 END IF。039。 ELSE COUNT11:=COUNT111。 FULLSPKS=39。139。 BEGIN IF PRECLK39。 END PROCESS。 THEN COUNT4:=COUNT4+1。EVENT AND CLK=39。 COUNT4:=0000。 IF COUNT411 THEN PRECLK=39。 BEGIN PRECLK=39。 ARCHITECTURE six OF speakera IS SIGNAL preclk,fullspks:STD_LOGIC。 spks:OUT STD_LOGIC)。ENTITY speakera IS PORT(clk:IN STD_LOGIC。USE 。 附錄F Speakera 音樂(lè)符數(shù)控分頻模塊 VHDL其程序如下：LIBRARY IEEE。 END PROCESS。 WHEN OTHERS=NULL。 WHEN1110=tone=00111111010。 WHEN1100=tone=01001111110。 WHEN1010=tone=01011110110。 WHEN1000=tone=01110111100。 WHEN0110=tone=10001110000。 WHEN0100=tone=10110011000。 WHEN0010=tone=11010100111。ARCHITECTURE five OF tone_tab1 IS BEGIN PROCESS(index) BEGIN CASE index IS WHEN0000=tone=00000000000。 tone:OUT STD_LOGIC_VECTOR(10 DOWNTO 0))。USE 。 附錄D 音樂(lè)譜對(duì)應(yīng)分頻預(yù)置數(shù)查表電路Tone_tab1 VHDL程序：LIBRARY IEEE。 u1:music PORT MAP(address=counter,q=toneindex,inclock=clk)。 END IF。139。 ELSIF(clk39。 SIGNAL counter:STD_LOGIC_VECTOR(8 DOWNTO 0)。 q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。ARCHITECTURE two OF notetabs IS COMPONENT music PORT(address:IN STD_LOGIC_VECTOR(8 DOWNTO 0)。 toneindex:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。USE 。 附錄C自動(dòng)樂(lè)曲播放模塊模塊程序:LIBRARY IEEE。 END PROCESS。 WHEN OTHERS =k_code=0000。 WHEN 01111011=k_code=1110。 WHEN 01111110=k_code=1100。 WHEN 10111011=k_code=1010。 WHEN 10111110=k_code=1000。 WHEN 11011011=k_code=0110。 WHEN 11011110=k_code=0100。 WHEN 11101011=k_code=0010。 CASE xy IS WHEN 11101110=k_code=0000。 BEGIN XY:=(xamp。END。ENTITY key_encoder IS PORT(x,y:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 附錄B 4X4矩陣式鍵盤Key_encoder VHDL程序:LIBRARY IEEE。b2v_inst7 : key_encoderPORT MAP(x = x1, y = y1, k_code = SYNTHESIZED_WIRE_0)。b2v_inst5 : tone_tab1PORT MAP(index = SYNTHESIZED_WIRE_2, tone = SYNTHESIZED_WIRE_3)。BEGIN b2v_inst : notetabsPORT MAP(clk = clk8hz, toneindex = SYNTHESIZED_WIRE_1)。SIGNAL SYNTHESIZED_WIRE_2 : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL SYNTHESIZED
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1