【正文】 q=toneindex,inclock=clk)。 SIGNAL counter:STD_LOGIC_VECTOR(8 DOWNTO 0)。USE 。 WHEN 01111011=k_code=1110。 WHEN 11011011=k_code=0110。 BEGIN XY:=(xamp。b2v_inst7 : key_encoderPORT MAP(x = x1, y = y1, k_code = SYNTHESIZED_WIRE_0)。SIGNAL SYNTHESIZED_WIRE_0 : STD_LOGIC_VECTOR(3 DOWNTO 0)。END COMPONENT。END spiel。USE 。[2] 曹昕燕 ，周鳳臣， 聶春燕 編著.《EDA技術(shù)試驗(yàn)與課程設(shè)計(jì)》.[M].北京：清華大學(xué)出版社 ，20065。設(shè)計(jì)結(jié)論本文介紹了基于FPGA的音樂(lè)演奏系統(tǒng)的設(shè)計(jì)，設(shè)計(jì)實(shí)現(xiàn)了樂(lè)曲自動(dòng)播放和手動(dòng)播放的自由切換。1MHz的時(shí)鐘脈沖信號(hào)是給數(shù)控分頻模塊提供時(shí)鐘信號(hào)。（1）波形仿真：將所編寫(xiě)的分頻預(yù)置數(shù)查表模塊Tone_tab1的程序設(shè)為工程。因?yàn)榇诵盘?hào)的脈沖寬度極?。?個(gè)Preclk周期），所以需要調(diào)整占空比才使外部驅(qū)動(dòng)電路提供足夠的驅(qū)動(dòng)蜂鳴器的功率。圖28音樂(lè)譜對(duì)應(yīng)分頻預(yù)置數(shù)查表電路原理圖程序的功能是輸出各個(gè)音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，當(dāng)index是“0000”，tone輸出為00000000000，即休止符的分頻預(yù)置數(shù)；當(dāng)index是“0010”時(shí)， tone輸出為1703，即低音2的分頻預(yù)置數(shù)；當(dāng)index是“1111”時(shí)， tone輸出為478即高音1的分頻預(yù)置數(shù)。(2)單擊“next”鍵，選擇ROM數(shù)據(jù)位寬度為4，地址線寬為256，即設(shè)置此ROM能存儲(chǔ)8位二進(jìn)制數(shù)據(jù)共256個(gè)。：圖25自動(dòng)樂(lè)曲播放模塊原理圖 定制音符數(shù)據(jù)的ROM文件Music模塊存放樂(lè)曲中的音符數(shù)據(jù)，它是利用LPMROM來(lái)實(shí)現(xiàn)的，地址線為9位，數(shù)據(jù)線寬度為4位。在樂(lè)曲構(gòu)成中，樂(lè)音的頻率和持續(xù)時(shí)間是其構(gòu)成要素。輸向Tonetab1中Index[3..0]的值ToneIndex[3..0]和K_code[3..0]的輸出值與持續(xù)的時(shí)間由模塊NoteTabs和Key_encoder決定。例如，當(dāng)0鍵按下時(shí)，x3x2x1x0=1110，y3y2y1y0=1110,編碼器輸出k_code [3…0]=0,當(dāng)1按下時(shí)，x3x2x1x0=1110，y3y2y1y0=1101，k_code[3…0]=1；依此類推。為提高輸出信號(hào)的驅(qū)動(dòng)能力，以使揚(yáng)聲器有足夠的功率發(fā)音，需要再通過(guò)一個(gè)分頻器將原來(lái)的分頻器的輸出脈沖均衡為對(duì)稱方波（占空比=1/2），但這時(shí)的頻率將是原來(lái)的1/2。 音符頻率的得到多個(gè)不同頻率的信號(hào)可通過(guò)對(duì)某個(gè)基準(zhǔn)頻率進(jìn)行分頻器獲得。 音樂(lè)演奏系統(tǒng)組成 音樂(lè)演奏系統(tǒng)目前得到廣泛應(yīng)用，實(shí)現(xiàn)方法也有許多種，但隨著FPGA集成度的提高，價(jià)格下降，EDA設(shè)計(jì)工具更新?lián)Q代，功能日益普及與流行，使運(yùn)用EDA技術(shù)設(shè)計(jì)該系統(tǒng)的方案的應(yīng)用越來(lái)越多。于FPGA的集成規(guī)模非常大，可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開(kāi)發(fā)。配置用語(yǔ)從庫(kù)中選取所需的單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同規(guī)格的不同版本，使被設(shè)計(jì)系統(tǒng)的功能發(fā)生變化。EDA技術(shù)主要有以下特征：(1)高層綜合的理論和方法取得進(jìn)展，從而將EDA設(shè)計(jì)層次由RT級(jí)提高到了系統(tǒng)級(jí)，并推出了相應(yīng)的系統(tǒng)級(jí)綜合優(yōu)化工具，大大縮短了復(fù)雜ASIC的設(shè)計(jì)周期。 (4)為帶有嵌入式IP核的ASIC設(shè)計(jì)提供軟、硬件協(xié)同設(shè)計(jì)工具。關(guān)于VHDL最后要說(shuō)明的是：與常規(guī)的順序執(zhí)行的計(jì)算機(jī)程序不同，VHDL從根本上講是并發(fā)執(zhí)行的。畢業(yè)論文 音樂(lè)演奏系統(tǒng)2 總體設(shè)計(jì)進(jìn)一步鞏固理論知識(shí)，培養(yǎng)所學(xué)理論知識(shí)在實(shí)際中的應(yīng)用能力；掌握EDA設(shè)計(jì)的一般方法；熟悉一種EDA軟件，掌握一般EDA系統(tǒng)的調(diào)試方法；利用EDA軟件設(shè)計(jì)一個(gè)電子技術(shù)綜合問(wèn)題，培養(yǎng)VHDL編程、書(shū)寫(xiě)技術(shù)報(bào)告的能力。且Spiel頂層文件還包括4個(gè)子文件分別是Key_encoder，NoteTabs，ToneTaba和Speakera，此外，我們還需建立一個(gè)名為“music”的LPM_ROM模塊和與NoteTabs模塊連接。若基準(zhǔn)頻率過(guò)高，雖然可以減少頻率的相對(duì)誤差，但分頻結(jié)構(gòu)將變大。計(jì)數(shù)時(shí)鐘信號(hào)作為輸出音符快慢的控制信號(hào)，時(shí)鐘快時(shí)輸出節(jié)拍速度就快，演奏的速度也就快，時(shí)鐘慢時(shí)輸出節(jié)拍的速度就慢，演奏的速度自然降低 樂(lè)譜發(fā)生器本設(shè)計(jì)將樂(lè)譜中的音符數(shù)據(jù)存儲(chǔ)在LPMROM中，如“兩只蝴蝶”樂(lè)曲中的第一個(gè)音符為“3”，此音在邏輯中停留了4個(gè)時(shí)鐘節(jié)拍，相應(yīng)地，音符“3”就要在LPMROM中連續(xù)的四個(gè)地址上都存儲(chǔ)。音符的頻率可以由圖21中的Speakera獲得，這是一個(gè)數(shù)控分頻器。音樂(lè)演奏電路主要是用VHDL語(yǔ)言來(lái)設(shè)計(jì)，并利用QuartusII 、測(cè)試和仿真，綜上得到樂(lè)曲演奏電路的原理圖如圖23所示。 4X4矩陣式鍵盤(pán)Key_encoder VHDL模塊設(shè)計(jì)4X4矩陣式鍵盤(pán)采用16進(jìn)制編碼鍵盤(pán)結(jié)構(gòu)，用x3x0和y3y0等八條信號(hào)線接受十六個(gè)鍵的信息。表1列出了索引值與音階的對(duì)應(yīng)關(guān)系。圖26 音樂(lè)譜對(duì)應(yīng)分頻預(yù)置數(shù)查表電路Tone_tab1 VHDL模塊設(shè)計(jì)各音符的分頻系數(shù)就是從1MHz的基準(zhǔn)頻率二分頻得到的500KHz頻率基礎(chǔ)上計(jì)算得到的。分頻器電路中“TONE”作為預(yù)置數(shù)，進(jìn)行減一計(jì)數(shù)。當(dāng)按下key時(shí)，相當(dāng)于高電平1，實(shí)現(xiàn)的是indextone輸出到index中。 Speakera 音樂(lè)符數(shù)控分頻模塊的仿真（1）波形仿真：將所編寫(xiě)的音樂(lè)符數(shù)控分頻模塊Speakera的程序設(shè)為工程進(jìn)行仿真，仿真結(jié)果如圖213所示。 4X4矩陣式鍵盤(pán)Key_encoder模塊仿真（1）波形仿真：將所編寫(xiě)的4X4矩陣式鍵盤(pán)Key_encoder模塊的程序設(shè)為工程，進(jìn)行仿真，仿真結(jié)果如圖214所示。這種基于FPGA的音樂(lè)硬件演奏電路的設(shè)計(jì)與實(shí)現(xiàn)，不僅通過(guò)VHDL層次化和模塊化設(shè)計(jì)方法，同時(shí)采用數(shù)控分頻和定制LPMROM的設(shè)計(jì)思想，更好的優(yōu)化了樂(lè)曲演奏數(shù)字電路的設(shè)計(jì)，在此基礎(chǔ)上不必變化頂層文件架構(gòu)可隨意變更樂(lè)曲，有效縮短了產(chǎn)品開(kāi)發(fā)周期、減少了設(shè)計(jì)芯片的數(shù)量、降低了功耗、提高了設(shè)計(jì)的靈活性、可靠性和可擴(kuò)展性。[5] 朱正偉 主編.《EDA技術(shù)及應(yīng)用》[M].北京：清華大學(xué)出版社，[6] 潘松 ，黃繼業(yè) 編著.《EDA技術(shù)與VHDL(第2版)》[M]. 北京：清華大學(xué)出版社，20071。 key : IN STD_LOGIC。END COMPONENT。END COMPONENT。SIGNAL SYNTHESIZED_WIRE_3 : STD_LOGIC_VECTOR(10 DOWNTO 0)。USE 。 WHEN 11101101=k_code=0001。 WHEN 10111101=k_code=1001。 END CASE。END。EVENT AND clk=39。USE 。 WHEN0011=tone=10111110000。 WHEN1011=tone=01011001100。 END five。END。 ELSIF CLK39。EVENT AND PRECLK=39。 END IF。 IF COUNT2=39。 END PROCESS。ARCHITECTURE four OF mux21c IS BEGIN PROCESS(k_code,toneindex,key) BEGIN IF key=39。通過(guò)為期兩周的設(shè)計(jì)，我們應(yīng)用所學(xué)EDA技術(shù)與VHDL和EDA實(shí)用技術(shù)實(shí)驗(yàn)及課程設(shè)計(jì)指導(dǎo)書(shū)順利得完成了音樂(lè)演奏系統(tǒng)電