【正文】 參考文獻(xiàn)【1】戴紫彬等著,《密碼芯片設(shè)計(jì)基礎(chǔ)》鄭州：信息工程大學(xué)電子技術(shù)學(xué)院，2005【2】 Samir Palnitkar著，夏宇聞等譯《Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）》北京：電子工業(yè)出版社，2009【3】金晨輝等著 ,《密碼學(xué)》 鄭州：信息工程大學(xué)電子技術(shù)學(xué)院，2009【4】云創(chuàng)工作室著 ,《Verilog HDL 程序設(shè)計(jì)與實(shí)踐》 北京：2009【5】劉衛(wèi)，《Nand Flash控制器的設(shè)計(jì)與驗(yàn)證》 長(zhǎng)沙：國(guó)防科技大學(xué)，2008【6】王冠，《Verilog HDL 與數(shù)字電路設(shè)計(jì)》 北京:機(jī)械工業(yè)出版社,2006【7】 張雅綺amp。如果兩個(gè)或是更多的比特出錯(cuò)，那么就不能修改該出錯(cuò)的數(shù)據(jù)包，在這種情況下，漢明碼算法就可能不能夠指示出已經(jīng)出現(xiàn)的錯(cuò)誤。01010101^00000100=01010001所有4個(gè)ECC數(shù)值進(jìn)行按位“異或”計(jì)算的結(jié)果是除了全“0”和全“1”的任何一種情況，那么就是 2bit以上出錯(cuò)的情況。該計(jì)算采用奇校驗(yàn)數(shù)據(jù)ECCo，這是因?yàn)樗鼈兛梢灾苯拥胤从吵龀鲥e(cuò)比特的位置。 對(duì)于1 bit錯(cuò)誤的情況，出錯(cuò)地址可通過將原有ECCo值和新ECCo值進(jìn)行按位“異或”來識(shí)別獲取。如果計(jì)算的結(jié)果為全“1”，表明發(fā)生了1bit錯(cuò)誤，如圖4所示?！　? 圖52 發(fā)生錯(cuò)誤數(shù)據(jù)包的ECC計(jì)算此時(shí)把所有4個(gè)ECC數(shù)值進(jìn)行按位“異或”，就可以判斷是否出現(xiàn)了1個(gè)單一比特的錯(cuò)誤或者是多比特的錯(cuò)誤。 1/2 1/4 bitECCe=0^1^0^1 0^1^0^1 1^1^1^1=000ECCO=0^1^0^1 0^1^0^1 0^0^0^0=000　　例如，原始數(shù)據(jù)01010001中有1個(gè)單一的比特出現(xiàn)錯(cuò)誤，出錯(cuò)后的數(shù)據(jù)是01010101。稍后，原數(shù)據(jù)包將從Nand器件中讀取，此時(shí)ECC值將重新計(jì)算。 圖51 計(jì)算奇偶ECC數(shù)據(jù)偶校驗(yàn)值ECCe為“101”，奇校驗(yàn)值ECCo為“010”。其中，1/2校驗(yàn)值經(jīng)“異或”操作構(gòu)成ECC校驗(yàn)的最高有效位，同理1/4校驗(yàn)值構(gòu)成ECC校驗(yàn)的次高有效位，最低有效位由具體到比特的校驗(yàn)值填補(bǔ)。為計(jì)算ECC值，數(shù)據(jù)包中的比特?cái)?shù)據(jù)要先進(jìn)行分割，如1/2組、1/4組、1/8組等，直到其精度達(dá)到單個(gè)比特為止，以8bit即1Byte的數(shù)據(jù)包為例進(jìn)行說明，如下表所示。該模塊一般包含Hamming編碼產(chǎn)生模塊和出錯(cuò)位置模塊，分別用于產(chǎn)生ECC校驗(yàn)碼和計(jì)算出錯(cuò)位置。第五章 ECC模塊的驗(yàn)證ECC校驗(yàn)負(fù)責(zé)檢測(cè)錯(cuò)誤、維護(hù)ECC信息、更正由原數(shù)值改變了的單比特錯(cuò)誤。每讀或?qū)懸粋€(gè)數(shù)據(jù)， (n_1364?．1022048)Pn’和Pn只有一個(gè)被更新，即P實(shí)際上對(duì)數(shù)據(jù)包中的所有偶數(shù)行數(shù)據(jù)的所有數(shù)據(jù)位進(jìn)行校驗(yàn)，P8則對(duì)數(shù)據(jù)包中所有奇數(shù)行數(shù)據(jù)的所有位進(jìn)行校驗(yàn)；P1則對(duì)第O、9?．．50509行數(shù)據(jù)的所有位進(jìn)行校驗(yàn)，P16則對(duì)其余的第7??5511行數(shù)據(jù)的所有位進(jìn)行校驗(yàn)；依次類推，P2048’對(duì)第O至第255行數(shù)據(jù)的所有位進(jìn)行校驗(yàn)，P2048對(duì)第256至第511行數(shù)據(jù)的所有位進(jìn)行校驗(yàn)。ECC校驗(yàn)18個(gè)行校驗(yàn)碼的生成電路如圖44所示。 24位的校驗(yàn)碼包括6個(gè)列校驗(yàn)碼和18個(gè)行校驗(yàn)碼，6個(gè)列校驗(yàn)碼的生成電路如圖43所示。讀頁(yè)操作時(shí)，ECC主控模塊把從存儲(chǔ)器中讀出的數(shù)據(jù)傳給主控邏輯模塊的同時(shí)也將其發(fā)給ECC生成模塊，在ECC主控模塊發(fā)出的控制脈沖的控制下對(duì)某組ECC校驗(yàn)碼進(jìn)行更新。校驗(yàn)的時(shí)候，根據(jù)上述ECC生成原理不難推斷：將從OOB區(qū)中讀出的原ECC校驗(yàn)和新ECC校驗(yàn)和按位異或，若結(jié)果為0，則表示不存在錯(cuò)（或是出現(xiàn)了 ECC無法檢測(cè)的錯(cuò)誤）；若3個(gè)字節(jié)異或結(jié)果中存在11個(gè)比特位為1，表示存在一個(gè)比特錯(cuò)誤，且可糾正；若3個(gè)字節(jié)異或結(jié)果中只存在1個(gè)比特位為1，表示 OOB區(qū)出錯(cuò)；其他情況均表示出現(xiàn)了無法糾正的錯(cuò)誤。ECC的行校驗(yàn)和生成規(guī)則如下圖所示：圖42 ECC行校驗(yàn)用數(shù)學(xué)表達(dá)式表示為：　　　　P8=2nd(+)4th(+)6th(+)8th(+)…………………………………　　這里(+)同樣表示“位異或”操作　　當(dāng)往Nand Flash的page中寫入數(shù)據(jù)的時(shí)候，每256字節(jié)我們生成一個(gè)ECC校驗(yàn)和，稱之為原ECC校驗(yàn)和，保存到PAGE的OOB（outofband）數(shù)據(jù)區(qū)中。分別計(jì)算每行各bit的異或結(jié)果記為字節(jié)校驗(yàn)碼(ByteWise)，計(jì)算每列各bit的異或結(jié)果記為比特校驗(yàn)碼(BitWise)。ECC一般每256字節(jié)原始數(shù)據(jù)生成3字節(jié)ECC校驗(yàn)數(shù)據(jù)，這三字節(jié)共24比特分成兩部分：6比特的列校驗(yàn)和16比特的行校驗(yàn)，多余的兩個(gè)比特置1，這樣對(duì)于每頁(yè)2048字節(jié)的存儲(chǔ)器需要24字節(jié)的ECC校驗(yàn)位。每nbit的ECC數(shù)值可滿足2nbit數(shù)據(jù)包的校驗(yàn)要求。它能夠檢測(cè)并糾正單比特錯(cuò)誤和檢測(cè)雙比特錯(cuò)誤，但對(duì)雙比特以上的錯(cuò)誤不能保證檢測(cè)。本章將討論ECC校驗(yàn)碼的生成原理以及ECC生成模塊的設(shè)計(jì)實(shí)現(xiàn)。依據(jù)這個(gè)實(shí)際情況，我們著重對(duì)ECC模塊進(jìn)行如下驗(yàn)證。在操作時(shí)序和電路穩(wěn)定性不存在問題的情況下，Nand Flash不會(huì)出現(xiàn)對(duì)整個(gè)block或是整個(gè)page不能正確的存取這種情況，而只是在存取一頁(yè)數(shù)據(jù)中有可能出現(xiàn)某一個(gè)或幾個(gè)bit發(fā)生反轉(zhuǎn)的錯(cuò)誤。因此在控制器的設(shè)計(jì)中加入了錯(cuò)誤的檢測(cè)和糾正功能，這個(gè)功能由ECC模塊來實(shí)現(xiàn)。Nand Flash與其他類型的Flash存儲(chǔ)器相比，有著密度大、價(jià)格低、讀寫速度快等優(yōu)點(diǎn)，特別是密度大的特點(diǎn)使其在移動(dòng)多媒體應(yīng)用等領(lǐng)域得到了廣泛使用。因?yàn)橛捎诩庸すに嚨木窒扌?，在Nand Flash控制器設(shè)計(jì)時(shí)應(yīng)具有處理存儲(chǔ)數(shù)據(jù)出錯(cuò)的功能。 Flash控制器的ECC模塊ECC模塊由ECC生成模塊、錯(cuò)誤地址定位模塊和ECC主控邏輯模塊三個(gè)子模塊。圖33 主控邏輯模塊的接口示意圖其主要接口的含義如下：圖34 控制器主控邏輯模塊的接口說明主控邏輯模塊Fsm—MNvcs2是控制器的核心模塊，絕大多數(shù)控制器的功能實(shí)現(xiàn)包括讀頁(yè)、寫頁(yè)、塊擦除、讀狀態(tài)等操作都是通過該模塊否則控制完成，它的實(shí)現(xiàn)比較復(fù)雜，主要是通過設(shè)計(jì)相互嵌套的有限狀態(tài)機(jī)，由大狀態(tài)機(jī)調(diào)用小狀態(tài)機(jī)，大小狀態(tài)機(jī)相互配合完成每一個(gè)對(duì)于存儲(chǔ)器的存取操作。主狀態(tài)機(jī)模塊則負(fù)責(zé)控制實(shí)現(xiàn)對(duì)存儲(chǔ)器進(jìn)行所有的存取操作時(shí)控制信號(hào)的產(chǎn)生以及數(shù)據(jù)流的控制。如果存儲(chǔ)器件的規(guī)格為小頁(yè)的類型，即每頁(yè)大小為512字節(jié)則這個(gè)過程只有一次。一般說來，它由一個(gè)深度為0x210的buffer和主狀態(tài)機(jī)模塊Fsm—MNvcs2組成。 Flash控制器的主控邏輯模塊設(shè)計(jì)主控邏輯模塊是Nand Flash控制器的一個(gè)重要組成部分，它包括了用作數(shù)據(jù)緩存的Buffer模塊、一些保證控制器正常工作所必需配置的參數(shù)寄存器。對(duì)于讀頁(yè)操作則和寫頁(yè)是類似的，不再贅述。當(dāng)配置完這些寄存器后，把要進(jìn)行操作的相關(guān)命令寫入控制器的指令寄存器，便啟動(dòng)控制器對(duì)存儲(chǔ)器進(jìn)行相應(yīng)的具體操作控制。(2)當(dāng)接口模塊返回給主設(shè)備的狀態(tài)表明控制器處于空閑狀態(tài)時(shí)，主設(shè)備便可以對(duì)存儲(chǔ)器進(jìn)行讀頁(yè)、寫頁(yè)、塊擦除等操作了。圖32 控制器與系統(tǒng)的連接示意圖在基于AMBA／AHB總線的系統(tǒng)結(jié)構(gòu)中，控制器和系統(tǒng)的連接如圖5．1所示，LEON3為系統(tǒng)CPU，AHBCTRL為總線控制器，圖中虛線框所示的即為控制器的接口模塊。控制器的接口模塊將系統(tǒng)中其他的主設(shè)備從AHB總線輸入的控制信號(hào)和數(shù)據(jù)轉(zhuǎn)換成控制器可以接受的格式并發(fā)給控制器，同時(shí)把從控制器中讀出的數(shù)據(jù)轉(zhuǎn)換成符合主設(shè)備要求，即符合AHB總線協(xié)議所要求的格式后發(fā)給主設(shè)