【正文】 } }}。 iPoint=iPoint%50000。 if(iPoint2=50000) iPoint2=0。 iPoint4=iPoint4%9999999。 iPoint3++。 iPoint1++。 out16(DA5DataReg,0*32767*)。0x01。 out16(DA5DataReg,5*32767*)。0x01。amp。 iPoint=iPoint%50000。 iPoint3=iPoint3%900000。 iPoint4++。 iPoint1++。 out16(DA4DataReg,0*32767*)。0x01。 out16(DA4DataReg,5*32767*)。0x01。amp。 out16(DA3DataReg,0*32767*)。0x01。 out16(DA3DataReg,5*32767*)。0x01。amp。 out16(DA1DataReg,0*32767*)。0x01。 out16(DA1DataReg,5*32767*)。0x01。amp。 } else { iRet = MsgReply(iRecvID, 0, pChanMsg, sizeof(ChannelMsg))。 if(iRecvID 0)//Error { perror(In cardthread ,MsgReceivePulse failed)。 /*****************************************************************************/ //Card control loop (endless) for(。 DIAddrReg = lIOBase + 0x40。 DA7DataReg = lIOBase + 0x0C。 DA5DataReg = lIOBase + 0x08。 DA3DataReg = lIOBase + 0x04。 } //port configuratiion to output mode DA1DataReg = lIOBase + 0x00。t get the IO operation privilege)。 //make the thread acquire permission to operate the IO iRet = ThreadCtl(_NTO_TCTL_IO, 0)。 } //display the io base address and interrupt number //Get the IO base lIOBase = PCI_IO_ADDR(lAddr)。t read the cPCI configuration(IO base address))。lAddr)。 return NULL。 if(iRet != PCI_SUCCESS) { perror(Can39。uiBusNum,amp。 return NULL。 if(iPCIHandle 0) { perror(Can39。 return NULL。 //Adjust the thread Clock period. if(AdjustThreadClockPeriod() 0) { perror(Can39。 int flag2=0。 long recvBuf[BUFFER_SIZE]。 char cLastDIData=0。 long y=0。 long DA1DataReg,DA2DataReg,DA3DataReg,DA4DataReg, DA5DataReg,DA6DataReg,DA7DataReg,DA8DataReg。 //CPCI function ID //Info for PCI address amp。 //First PCI device unsigned uiBusNum。 //handle for PCI device int iPCIHandle。 BOOL b_on=FALSE。 int iPoint4=0。 int iPoint2=0。 int iPoint=0。 int iRet。) { usleep(10)。 return NULL。 if(iRet == 1) { perror(Timer can39。 // and start it! iRet = timer_settime (stTimerID, 0, amp。 =0。 } //Setup the timer =0。stTimerID) == 1) { perror(Timer create failed)。 // create the timer, binding it to the event if (timer_create (CLOCK_REALTIME, amp。 = 18。 } = giTimerConnID。 if(giTimerConnID 0) { perror(ConnectAttach failed in Timer thread)。 } //Set the notification = SIGEV_PULSE。t change the clock period)。 // timer ID for timer timer_t stTimerID。 // event to deliver struct sigevent stTimerEvent。最后感謝所有關心我的朋友和親人，并將此文獻給我深愛的父母。感謝同學們的關心和幫助，這段期間我們一起學習、生活和工作，互相勉勵、共同進步，大家的陪伴讓我的研究生生活變得絢麗多彩。在我準備盲審期間，師妹盛靜送給我王老吉和茶降火，在此向師妹盛靜達我真誠的謝意。論文中的控制信號是由同學王建松提供的，他在繁忙的學習和找工作的空余時間里，為我的實驗提供了控制信號，在此我想對同學王建松表達我真誠的謝意。特別感謝舒雙寶博士后一直對我的督促，關心和幫助。羅老師富有啟發(fā)性的講解，總帶給我靈感，羅老師的鞭策使我不斷地進步。鐘老師謙虛熱情的品格，嚴謹?shù)闹螌W態(tài)度和一絲不茍的工作精神給我樹立了光輝的榜樣，在今后的工作生活中將使我受益終身。 43054307.[5] [D].合肥:中科院等離子體物理研究所，2006.[6] 吳彬彬 基于FPGA的長時間低漂移積分器[D].合肥:sx中科院等離子體物理研究所 2010.[7] and Kock. Longpulse analog integration. Review of Scienents,1993(64):26792682.[8] ,，. Walker. A Digital Long Pulse Integrator，Proceedings of 16th Symposium on Fusion Engineering. 1995, Illinois.[9] . Strait, . Broesch, . Snider, and . Walker. A Hybrid digitalanalog Long Pulse integrator. Topical Conference on High Temperature Plasma Diagnostics, 11, (1996)., California, (1996).[10] , ,and . Development of an Intelligent Digital Integrator for LongPulse Operation in a Tokamak. IEEE Fusion Engineering, 2002 (21):172.[11] 魏永清..[J]2006（3）.[12] [D] 合肥:中科院等離子體物理研究所，2009.[13] 康華光,皺壽彬.《電子技術基礎模擬部分》[M].高等教育出版社,第4版，1998.[14] 復旦大學微電子教研組,《模擬集成電路》[M] ,高等教育出版社,第1版,1983.[15] [D].合肥:中科院等離子體物理研究所,2002.[16] LTC1151 Datasheet, Linear Technology Corporation, 1993.[17] 康華光,皺壽彬.《電子技術基礎模擬部分》[M],高等教育出版社,第4版，1998.[18] 劉寶玲.《電子電路基礎》[M],高等教育出版社,第一版,2006.[19] G6H2型電磁繼電器PDF資料文檔.[20] CA3140芯片PDF芯片資料文檔.[21] MAX4664芯片資料文檔.碩士期間發(fā)表的文章單希然，鐘方川，羅家融，舒雙寶，模擬積分器性能的實驗分析及泄漏電阻的測量，信息與電子工程（已錄用）謝辭本論文的完成離不開鐘方川教授和羅家融教授兩位導師的指導和幫助。本文設計的累加器對開關，控制信號，電容以及運放的要求是比較高的，其中開關問題沒有得到很好的解決，如果開關的問題能夠解決，那么整個系統(tǒng)的性能將有一個非常大的提高。電路如下：圖51 優(yōu)化后的累加器當保持電容C1與C2交替時，開關K8斷開，K7閉合，由于C3的存在就會使輸出基本恒定，避免了尖刺的出現(xiàn)。我們設計的累加器還存在很多不足，通過圖46可以看出，保持電容交替時會產(chǎn)生脈沖，這將不利于后面對數(shù)據(jù)的處理和反饋控制。（3）累加器設計并不復雜，使用元器件比較普通，并且價格便宜，可大批量生產(chǎn)。（2）累加器對信號的衰減不到百分之二，并且長時間工作后性能穩(wěn)定。第五章 全文總結本文針對以往長時間低漂移積分器的研制中，由于累加電路在數(shù)據(jù)保持過程中存在的不足，設計了基于模擬電路的累加器，其保持性能是比較令人滿意的。在示波器上進行觀測，發(fā)現(xiàn)這路控制信號穩(wěn)定性不好，當把脈寬調(diào)寬后就可以正常輸出。（5）累加器中使用的射極跟隨器是具有高輸入阻抗的運放，但從電容漏電阻的測試結果看，我們選擇的運放阻抗還是不夠大，這就影響影響了電容對信號的保持效果。（4）系統(tǒng)對信號的時序要求是非常高的，如果控制信號的時間精度不夠，系統(tǒng)甚至不能正常工作。（3）累加器的保持功能是通過電容來完成的，因此電容的優(yōu)劣直接影響到累加器的性能。經(jīng)過調(diào)研本文最終選用了電磁繼電器作為系統(tǒng)的控制開關。 誤差分析整個系統(tǒng)包括積分器和累加器兩部分，系統(tǒng)誤差來自很多方面，歸納起來主要有以下幾個方面：（1）積分器由于使用的是傳統(tǒng)模擬積分器，而傳統(tǒng)模擬積分器的漂移變化比較大，這也導致了最后對比試驗的不理想。積分器在理想情況下對輸入信號的積分輸出應該為。將累加器工作70秒后的輸出值減去各跳變值可以得到積分器在70秒里的積分輸出，其值約為：。根據(jù)累加器的工作原理，累加器的輸出信號等于其輸入信號與U1輸出的保持信號的疊加。通過分析還可以看出，累加器工作是正常的。首先將尖刺處進行局部放大，得到下圖：圖46 尖刺處的情況 從圖46可以看出，尖刺處后一段信號與前一段信號相比有一個跌幅，這是因為在采樣過程中，為了確保每次采樣都能成功，那么保持電容上的電壓與積分器清零前的瞬間電壓存在差異，實驗中輸入信號為負值，所以輸出信號是遞增的，那么保持電容最終采得的電壓就小于積分器清零前的瞬間電壓，因此后一段信號的起始值就要低于前一段信號的終止值。如果積分器是理想的，那么積分器前，積分器在這70秒里一共漂移了66mv。在QNX系統(tǒng)下編程并利用6208采集卡來產(chǎn)生控制信號，當控制信號由邏輯“0”變?yōu)檫壿嫛?”時，當控制信號由邏輯“1”變?yōu)檫壿嫛?”時，因此控制信號時序如下：圖43 控制信號的時序在采樣過程中。為了控制積分器的初始時刻，將K0接到繼電器的常閉端，即沒有控制信號時，積分電容處于清零狀態(tài)。基本原理圖如下：圖41 長時間積分器設計圖中累加器前端為積分器，由于本文旨在驗證累加器的效果，因此積分器使用傳統(tǒng)模擬積分電路，選用OP07作為積分運放。在這一章我們對整個長時間積分器進行完整的設計和系統(tǒng)的檢測。在最后一節(jié)中，首先對累加器的功能進行了測試，通過實驗結果可以看出累加器實現(xiàn)了累加功能，并具有比較好的保持效果，最后對累加器長時間的工作性能進行了測試，發(fā)現(xiàn)長時間工作后，累加器性能穩(wěn)定，可滿足長時間工作要求。那么理想峰峰值是，這就為輸出信號的漂移留下了一定的空間。因為電容對正負