【正文】 （6）某5128位RAM芯片采用一位讀/寫線控制讀寫，該芯片的引腳至少有___ C ___。 C. 在工藝上，比靜態(tài)RAM的存儲(chǔ)密度高。A. 動(dòng)態(tài)RAM的存儲(chǔ)速度快。D. 隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。B. 在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)。A. EPROM B. DRAM C. SRAM D. 三者都是（4）下面敘述不正確的是___C ___。A. EPROM B. DRAM C. SRAM D. EEPROM（2）__ A ____存儲(chǔ)芯片是易失性的。（3）兩路組相聯(lián)映象，A14－A0作為索引時(shí)：標(biāo)識(shí)Cache的大小為：21520；數(shù)據(jù)Cache的大小為：10248。（1）全相聯(lián)映象，內(nèi)容Cache大小為1024；（2）直接映象，A15－A0作為索引；（3）兩路組相聯(lián)映象，A14－A0作為索引； （4）4路組相聯(lián)映象，A13－A0作為索引；（5）8路組相聯(lián)映象，A12－A0作為索引；答：（1）全相聯(lián)映象，內(nèi)容Cache大小為1024時(shí)：標(biāo)識(shí)Cache的大小為：102420；數(shù)據(jù)Cache的大小為：10248。缺點(diǎn)是用寫回法的Cache中的數(shù)據(jù)有時(shí)可能與主存中的不一致。缺點(diǎn)是無謂寫較多，例如在寫中間結(jié)果時(shí)，將增加系統(tǒng)開銷。Cache的回寫又稱寫回法，是指當(dāng)CPU寫Cache時(shí)，不同時(shí)更新該Cache塊在主存中的相應(yīng)內(nèi)容，即不寫主存，而只在出現(xiàn)該Cache塊的內(nèi)容被替換出Cache時(shí)才寫主存。答：17 1615 87 43 0驅(qū)動(dòng)器號(hào)（2位）圓柱面號(hào)（8位）盤面號(hào)（4位）扇區(qū)號(hào)（4位） Cache的通寫和回寫指什么？二者各有何優(yōu)缺點(diǎn)？答：Cache的通寫和回寫都是主存——Cache系統(tǒng)的更新策略問題。啟動(dòng)延遲未給，忽略。若存儲(chǔ)器的讀/，則對(duì)集中式刷新而言，其“死區(qū)”時(shí)間是多少？如果是一個(gè)256K1位的DRAM芯片，希望能與上述64K1位DRAM芯片有相同的刷新延時(shí)，則它的存儲(chǔ)陣列應(yīng)如何安排？解：⑴ 兩個(gè)獨(dú)立的128256陣列共1282＝256行，讀/對(duì)集中式刷新而言，其“死區(qū)”時(shí)間為：256＝128μs⑵ 要求256K1位的DRAM芯片與64K1位DRAM芯片有相同的刷新延時(shí)，則存儲(chǔ)陣列的行數(shù)應(yīng)一致，即為256行，所以256K1位的DRAM芯片的存儲(chǔ)陣列應(yīng)安排為2561024，即分為兩個(gè)獨(dú)立的1281024的陣列。用地址高3位，通過3－8譯碼器形成各模板選擇信號(hào)。（2）每個(gè)模塊板內(nèi)共有32K8位/4K4位＝16片RAM芯片。A16~14進(jìn)行片選，每根片選信號(hào)的選中范圍是16K：8KROM 1片只能用8K，、 用于選擇40K備用區(qū) 16KSRAM 第一片 16KSRAM 第二片 16KSRAM 第三片 16KSRAM 第四片 16KSRAM 第五片 用于選擇I/O 地址 已知某8位機(jī)的主存采用4K4位的SRAM芯片構(gòu)成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，該機(jī)地址總線為18位，問：（1）若每個(gè)模塊板為32K8位，共需幾個(gè)模塊板？（2）每個(gè)模塊板內(nèi)共有多少塊4K4位的RAM芯片？請(qǐng)畫出一個(gè)模塊板內(nèi)各芯片連接的邏輯框圖。另外，8K系統(tǒng)程序區(qū)所需ROM芯片為： 8K8/8K8＝1片。答：（1）該主存需多少SRAM芯片？∵ 用戶程序和數(shù)據(jù)空間，用靜態(tài)RAM芯片組成共78K，∴ 所需SRAM芯片為：78K8/16K8≈5片。（1）請(qǐng)問該主存需多少SRAM芯片？（2）試畫出主存芯片與CPU的連接邏輯圖。 譯碼器：3 — 8譯碼器，輸出低電平有效；為使能信號(hào)，低電平時(shí)譯碼器功能有效?，F(xiàn)有芯片如下：SRAM：16K8位，其中：為片選信號(hào)，低電平有效，：為寫控制信號(hào)，低電平寫，高電平讀。答：⑴ 共需5片，其中1片16K8 ROM，4片16K8 SRAM ⑵ 各芯片地址分配表 00000H ～ 03FFFH 系統(tǒng)程序區(qū) 16KB04000H ～ 0FFFFH 備用區(qū) 48KB10000H ～ 1EFFFH 用戶程序區(qū)和數(shù)據(jù)空間 60KB1F000H ～ 1FFFFH I/O設(shè)備區(qū) 4K0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 A16A15A14＝000 ROM 1片 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 備用區(qū)1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 A16A15A14＝100 16KRAM 第1片1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 A16A15A14＝101 16KRAM 第2片1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 A16A15A14＝110 16KRAM 第3片1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 A16A15A14＝111 A13A12≠11 12KRAM 第4片 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 A16A15A14＝111 A13A12＝11 4K I/O設(shè)備區(qū)0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 00000H ～ 03FFFH0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 04000H ～ 0FFFFH1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 10000H ～ 13FFFH 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 14000H ～ 17FFFH1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 18000H ～ 1BFFFH1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 1C000H ～ 1EFFFH1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 1F000H ～ 1FFFFH⑶ 主存芯片與CPU的連接邏輯圖 某8位計(jì)算機(jī)采用單總線結(jié)構(gòu)，地址總線17根（A16~0，A16為高位），數(shù)據(jù)總線8根雙向（D7~0），控制信號(hào)R/（高電平為讀，低電平為寫）。與非門：扇入系數(shù)不限。譯碼器：3—8譯碼器?，F(xiàn)有芯片如下：ROM：16k8位，其中：為片選信號(hào)，低電平有效，：為讀出控制，低電平讀出有效。，地址總線17根（，為高位），數(shù)據(jù)總線8根雙向（），控制信號(hào)（高電平為讀，低電平為寫）。因此在DRAM中，存取周期與訪問時(shí)間的近似關(guān)系為：tRC ＝ tRAC ＋ tRP 假設(shè)某存儲(chǔ)器地址長(zhǎng)為22位，存儲(chǔ)器字長(zhǎng)為16位，試問：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)信息？（2）若用64K4位的DRAM芯片組織該存儲(chǔ)器，則需多少片芯片？（3）在該存儲(chǔ)器的22位地址中，多少位用于選片尋址？多少位用于片內(nèi)尋址？答：（1）該存儲(chǔ)器可存儲(chǔ)2222＝223＝8MB的信息。SRAM和ROM的存取周期和訪問時(shí)間總是相等的，而DRAM卻不是。 DRAM的t和t指什么？?jī)烧哂泻尾煌看穑篋RAM的t是指存取周期，即存儲(chǔ)器連續(xù)兩次讀寫操作之間最小的時(shí)間間隔。（）。而EEPROM的最主要優(yōu)點(diǎn)是使用者可直接在電路板上對(duì)其進(jìn)行擦除和編程，而不需要額外的擦除和編程設(shè)備。其一它是用電來擦除原有信息，因此可實(shí)現(xiàn)瞬間擦除，不像UVEPROM需要20分鐘左右的擦除時(shí)間。信號(hào)的作用是：將列地址鎖存到列地址譯碼器，選中存儲(chǔ)矩陣中的某一行中的一列。動(dòng)態(tài)存儲(chǔ)器的刷新方式通常有：集中式刷新方式、分散式刷新方式、異步式刷新方式 某一64K1位的動(dòng)態(tài)RAM芯片，采用地址復(fù)用技術(shù)，則除了電源和地引腳外，該芯片還應(yīng)有那些引腳？各為多少位？答：地址線：采用地址復(fù)用技術(shù)，可為16/2＝8位數(shù)據(jù)線：1位；讀寫線：1位；片選信號(hào)：1位 或 行選通信號(hào)：1位；列選通信號(hào)：1位 在頁模式DRAM中，“打開一頁”指什么？在打開一頁的操作中，信號(hào)和的作用是什么？答：在頁模式DRAM中，打開一頁是指選中存儲(chǔ)矩陣中的一行。用電容來存儲(chǔ)信息減少了構(gòu)成一個(gè)存儲(chǔ)單位所需要的晶體管的數(shù)目。第四章 作業(yè)解答 靜態(tài)MOS存儲(chǔ)器與動(dòng)態(tài)MOS存儲(chǔ)器存儲(chǔ)信息的原理有何不同？為什么動(dòng)態(tài)MOS存儲(chǔ)器需要刷新？一般有哪幾種刷新方式？答：靜態(tài)MOS存儲(chǔ)器利用一個(gè)雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)一個(gè)二進(jìn)制位，只要不斷電就可以保持其中存儲(chǔ)的二進(jìn)制數(shù)據(jù)不丟失。 （5）根據(jù)數(shù)據(jù)的傳遞過程和運(yùn)算控制過程來看，陣列乘法器實(shí)現(xiàn)的是全并行運(yùn)算。 √（3）在定點(diǎn)整數(shù)除法中，為了避免運(yùn)算結(jié)果的溢出，要求|被除數(shù)|＜|除數(shù)|。答：① AL ② 算術(shù)左移 ③ AH ④ 帶進(jìn)位循環(huán)左移 是非題（1）運(yùn)算器的主要功能是進(jìn)行加法運(yùn)算。答：① 階碼部件 ② 尾數(shù)部件 ③ 加減 ④ 加減乘除 （8） 設(shè)有一個(gè)16位的數(shù)據(jù)存放在由兩個(gè)8位寄存器AH和AL組成的寄存器AX中，其中數(shù)據(jù)的高8位存放在AH寄存器中，低8位存放在AL寄存器中。答：① 兩個(gè)8421碼相加后，若相加的和數(shù)＜10，則不需修正，按二進(jìn)制規(guī)則相加的結(jié)果就是正確的8421碼的和數(shù)；若相加的和數(shù)≥10，則需在二進(jìn)制相加的結(jié)果上加“0110”進(jìn)行修正。設(shè)尾數(shù)采用補(bǔ)碼表示形式，當(dāng)運(yùn)算結(jié)果 ② 時(shí)，需要進(jìn)行右規(guī)操作；當(dāng)運(yùn)算結(jié)果 ③ 時(shí)，需要進(jìn)行左規(guī)操作。答：① 分別 ② 兩操作數(shù)的符號(hào)的模2加（異或） （4） 浮點(diǎn)乘除法運(yùn)算的運(yùn)算步驟包括： ① 、 ② 、 ③ 、 ④ 和 ⑤ 。若結(jié)果的兩個(gè)符號(hào)位為 ② ，表示發(fā)生正溢出；為 ③ ，表示發(fā)生負(fù)溢出。 填空題（1） 在補(bǔ)碼加減運(yùn)算中，符號(hào)位與數(shù)據(jù) ① 參加運(yùn)算，符號(hào)位產(chǎn)生的進(jìn)位 ② 。C. 浮點(diǎn)數(shù)的正負(fù)由階碼的正負(fù)符號(hào)決定。A. 定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參加運(yùn)算。（9） 已知[x]補(bǔ)＝，[y]補(bǔ)＝，下列答案正確的是 D 。C. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)。A. 階符與數(shù)符相同為規(guī)格化數(shù)。D. 尾數(shù)部件只能進(jìn)行乘法和加法運(yùn)算。B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。（7） 下面對(duì)浮點(diǎn)運(yùn)算器的描述中正確的是 A 。C. 首先觀察乘數(shù)符號(hào)位，然后決定乘數(shù)最末位yn后附加位yn+1的值，再依照ynyn+1的值確定下面的運(yùn)算。A. 首先在乘數(shù)最末位yn后增設(shè)附加位yn+1，且初始yn+1＝0，再依照ynyn+1的值確定下面的運(yùn)算。A. 操作數(shù)用補(bǔ)碼表示，符號(hào)位單獨(dú)處理B. 操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加C. 操作數(shù)用補(bǔ)碼表示，將加數(shù)變補(bǔ)，然后相加D. 操作數(shù)用補(bǔ)碼表示，將被加數(shù)變補(bǔ)，然后相加（5） 原碼乘除法運(yùn)算要求 C 。A. 對(duì)階時(shí)應(yīng)采用向左規(guī)格化B. 對(duì)階時(shí)可以使小階向大階對(duì)齊，也可以使大階向小階對(duì)齊C. 尾數(shù)相加后可能會(huì)出現(xiàn)溢出，但可采用向右規(guī)格化的方法得出正確結(jié)論D. 尾數(shù)相加后不可能得出規(guī)格化的數(shù)（3） 當(dāng)采用雙符號(hào)位進(jìn)行數(shù)據(jù)運(yùn)算時(shí)，若運(yùn)算結(jié)果的雙符號(hào)位為01，則表明運(yùn)算 B 。 1 00110110 選擇題（1） 運(yùn)算器的核心部分是 C 。 1 11110110（4）邏輯右移兩位。 1 01101100（3）算術(shù)右移兩位。 1 01101100 移位溢出（2）邏輯左移兩位。（4）邏輯右移兩位。（2）邏輯左移兩位。解：C5H＝11000101 C 寄存器一次算術(shù)右移： 1 11100010一次邏輯左移： 1 11000100一次大循環(huán)右移： 0 11100010一次小循環(huán)左移： 1 11000101 已知寄存器A的內(nèi)容為01011010，寄存器B的內(nèi)容為11011011，分別寫出經(jīng)過下列移位操作后，寄存器A、B中的內(nèi)容。解：見附頁 設(shè)一個(gè)8位寄存器中的內(nèi)容為十六進(jìn)制數(shù)C5H，連續(xù)經(jīng)過一次算術(shù)右移、一次邏輯左移、一次大循環(huán)右移、一次小循環(huán)左移。B→C（商在C中）請(qǐng)?jiān)O(shè)計(jì)并畫出運(yùn)算器第3位及A、C寄存器第三位輸入邏輯。運(yùn)算器可實(shí)現(xiàn)下述功能：（1） A177。 利用用十進(jìn)制加減運(yùn)算算法計(jì)算下列各題：（1） 125＋436＝？ （2） 125－436＝？ （3） 436－125＝？解： （1） 125＋436＝561（2） 125－436＝－311（3） 436－125＝311 參照第二章表212給出的余3碼的編碼規(guī)則，設(shè)