【正文】 中科院微電子所組織國(guó)內(nèi)相關(guān)的企業(yè)和研究機(jī)構(gòu)，成立了針對(duì)TSV技術(shù)的聯(lián)合攻關(guān)體，更多的研究機(jī)構(gòu)（上海交通大學(xué)、浙江大學(xué)、中國(guó)科技大學(xué)、哈爾濱工業(yè)大學(xué)、北京工業(yè)大學(xué)、西安電子科技大學(xué)等）也加入到系統(tǒng)級(jí)封裝的研究中。在國(guó)家02專項(xiàng)的支持下，中科院微電子所聯(lián)合多家研究機(jī)構(gòu)（中南大學(xué)、清華大學(xué)、復(fù)旦大學(xué)、北京大學(xué)、華中科技大學(xué)、中科院深圳先進(jìn)技術(shù)研究院、中科院上海微系統(tǒng)與信息技術(shù)研究所、東南大學(xué)），以“高密度三維系統(tǒng)級(jí)封裝的關(guān)鍵技術(shù)研究”為主題，重點(diǎn)開展了系統(tǒng)級(jí)封裝的設(shè)計(jì)方法研究、可靠性和可制造性基礎(chǔ)研究、三維集成封裝的關(guān)鍵技術(shù)研究和多功能化集成系統(tǒng)實(shí)現(xiàn)方法等研究工作，成為國(guó)內(nèi)系統(tǒng)級(jí)封裝研究的主要團(tuán)隊(duì)。因此目前國(guó)內(nèi)的研究機(jī)構(gòu)一方面在基礎(chǔ)研究上繼續(xù)開展工作，另一方面都與產(chǎn)業(yè)內(nèi)的骨干企業(yè)建立了戰(zhàn)略合作。在系統(tǒng)級(jí)封裝領(lǐng)域主要的研究力量包括中科院微電子所、中科院微系統(tǒng)所、清華大學(xué)、北京大學(xué)、復(fù)旦大學(xué)、華中科技大學(xué)、上海交通大學(xué)、中電13所等機(jī)構(gòu)?！　?guó)內(nèi)在先進(jìn)封裝技術(shù)方面的研究工作有多年的歷史，在封裝材料界面機(jī)理、封裝工藝過程和裝備原理等方面多家研究所和大學(xué)都開展過多方面的工作。南通富士通（通富微電）能夠提供從系統(tǒng)設(shè)計(jì)、電仿真、熱力模擬到產(chǎn)品封裝、測(cè)試的完整解決方案與產(chǎn)業(yè)鏈服務(wù)模式，其產(chǎn)品包括CMMB模塊、電源模塊等。在系統(tǒng)級(jí)封裝的選型、封裝設(shè)計(jì)、封裝模型電性參數(shù)提取、SI/PI分析服務(wù)方面我國(guó)企業(yè)也已經(jīng)積累了一些重要經(jīng)驗(yàn)?！　￠L(zhǎng)電科技/長(zhǎng)電先進(jìn)、南通富士通（通富微電）、天水華天等企業(yè)均在系統(tǒng)級(jí)封裝及測(cè)試領(lǐng)域展開了研發(fā)。華為、中興、聯(lián)想等終端產(chǎn)品企業(yè)產(chǎn)品定位在國(guó)際一線市場(chǎng)，對(duì)SiP技術(shù)的需求一直跟隨國(guó)際最新的發(fā)展趨勢(shì)，在國(guó)內(nèi)是最先進(jìn)行技術(shù)研究和產(chǎn)品嘗試的企業(yè)；國(guó)民技術(shù)、展訊通訊、中星微電子等企業(yè)產(chǎn)品定位在國(guó)內(nèi)中低端市場(chǎng)，更多借用國(guó)外量產(chǎn)技術(shù)進(jìn)行二次創(chuàng)新的方式來(lái)完成積累，技術(shù)方向主要由本土市場(chǎng)來(lái)驅(qū)動(dòng)。華為技術(shù)、中興通訊這類通信設(shè)備廠家需要SiP技術(shù)的產(chǎn)品包括：DDR內(nèi)存集成、基站RF多頻模組、手機(jī)上網(wǎng)卡、手機(jī)基帶與射頻、電源管理芯片集成等。　　與國(guó)際上的情況一樣，系統(tǒng)集成制造商和芯片設(shè)計(jì)企業(yè)對(duì)系統(tǒng)級(jí)封裝的需求是封裝企業(yè)在SiP技術(shù)開發(fā)方面的推動(dòng)力。國(guó)內(nèi)的研究機(jī)構(gòu)在多年堅(jiān)持跟蹤國(guó)際研究動(dòng)態(tài)的基礎(chǔ)上，結(jié)合國(guó)內(nèi)產(chǎn)業(yè)的現(xiàn)狀，在緊密聯(lián)系產(chǎn)業(yè)界的同時(shí)，也提出了在SiP技術(shù)領(lǐng)域的研究方向。作為一項(xiàng)先進(jìn)的系統(tǒng)集成和封裝技術(shù)，SiP具有一系列獨(dú)特的技術(shù)優(yōu)勢(shì)，滿足了當(dāng)今電子產(chǎn)品高性能、多功能以及更輕、更小和更薄的發(fā)展需求，具有廣闊的應(yīng)用市場(chǎng)和發(fā)展前景?！　≡赟iP成為熟知的概念之前，多芯片模塊（MCM）曾經(jīng)作為重要的技術(shù)方向被關(guān)注，但是由于當(dāng)時(shí)所處的環(huán)境和技術(shù)的成熟度，導(dǎo)致了良率上存在較多的問題，因此沒有廣泛應(yīng)用。半導(dǎo)體技術(shù)發(fā)展必須滿足未來(lái)高性能、低功耗、小型化、異質(zhì)工藝集成、低成本的系統(tǒng)需求，單純依靠芯片系統(tǒng)（SoC，SystemonChip）已經(jīng)難以實(shí)現(xiàn)和滿足這樣的需要，因此與SoC互補(bǔ)，在封裝層次完成系統(tǒng)集成是一個(gè)現(xiàn)實(shí)的解決方案?！　?　　當(dāng)前，在工藝技術(shù)發(fā)展和電子系統(tǒng)需求的雙重驅(qū)動(dòng)下，系統(tǒng)級(jí)封裝（SiP，SysteminPackage）成為未來(lái)封裝技術(shù)和系統(tǒng)集成的主流技術(shù)路線之一，國(guó)際半導(dǎo)體技術(shù)藍(lán)圖（ITRS）2003年即明確將SiP列為了半導(dǎo)體技術(shù)的重要發(fā)展趨勢(shì)。通富微電、長(zhǎng)電科技等企業(yè)在多圈陣列四邊無(wú)引腳封測(cè)、高密度BUMP、雙層線路WLCSP，多芯片封裝（MCP）等技術(shù)領(lǐng)域取得了新的成果，部分產(chǎn)品已開始量產(chǎn)。　　近幾年，國(guó)內(nèi)集成電路封裝測(cè)試企業(yè)技術(shù)創(chuàng)新方面又有突破?！　闈M足歐盟RoHS、WEEE及中國(guó)《電子信息產(chǎn)品污染控制管理辦法》等指令的要求，無(wú)鉛化電鍍、綠色樹脂等技術(shù)已廣泛使用，無(wú)鉛產(chǎn)品已是集成電路產(chǎn)品的主流?！　　　【头庋b形式來(lái)講，國(guó)內(nèi)市場(chǎng)仍以SOP（SSOP、TSOP）、QFP（LQFP、TQFP）等中低端產(chǎn)品為主，但隨著平板電視、信息家電和3G手機(jī)等消費(fèi)及通信領(lǐng)域技術(shù)的迅猛發(fā)展，國(guó)內(nèi)集成電路市場(chǎng)對(duì)中高端電路產(chǎn)品的需求不斷增加，集成電路設(shè)計(jì)公司和整機(jī)廠對(duì)MCM（MCP）、QFN/DFN、BGA、CSP、3D、SiP、WLP和FC等中高端封裝技術(shù)產(chǎn)品的需求明顯增強(qiáng)。目前，國(guó)內(nèi)外資IDM型封裝測(cè)試企業(yè)主要封測(cè)自己的產(chǎn)品，OEM型企業(yè)所接訂單多為中高端產(chǎn)品；而內(nèi)資封裝測(cè)試企業(yè)的產(chǎn)品已由DIP、SOP等傳統(tǒng)低端產(chǎn)品向QFP、QFN/DFN、BGA、CSP等中高端產(chǎn)品發(fā)展，而且中高端產(chǎn)品的產(chǎn)量與規(guī)模不斷提升。長(zhǎng)三角地區(qū)，歐美日資本在退出封裝測(cè)試業(yè)，而韓國(guó)、臺(tái)灣地區(qū)的資本在大規(guī)模進(jìn)入，總體分布情況變化不大，數(shù)量有少量增加?！　∧壳皣?guó)內(nèi)封裝測(cè)試企業(yè)仍主要集中于長(zhǎng)江三角洲、珠江三角洲和京津環(huán)渤海灣地區(qū)，中西部地區(qū)因國(guó)家政策扶持引導(dǎo)，區(qū)位優(yōu)勢(shì)逐步顯現(xiàn)，對(duì)內(nèi)外資企業(yè)的吸引力不斷增強(qiáng)。以2010年統(tǒng)計(jì)數(shù)據(jù)為例，%，在集成電路設(shè)計(jì)、芯片制造和封裝測(cè)試三大產(chǎn)業(yè)中，封裝測(cè)試業(yè)的規(guī)模仍然保持最大，%。上述理論及技術(shù)與傳統(tǒng)“表面場(chǎng)優(yōu)化”技術(shù)相對(duì)應(yīng)，稱之為“體內(nèi)場(chǎng)優(yōu)化”技術(shù)；　　（7）基于背柵場(chǎng)控效應(yīng)，降低SOI橫向高壓器件體內(nèi)高場(chǎng)區(qū)電場(chǎng)，提高體內(nèi)低場(chǎng)區(qū)電場(chǎng)，以優(yōu)化體內(nèi)場(chǎng)分布，突破習(xí)用結(jié)構(gòu)的縱向耐壓限制，提高SOI橫向高壓器件的擊穿電壓；　?。?）基于體內(nèi)場(chǎng)優(yōu)化理論，提出場(chǎng)氧注入IFO（ImplantationafterFieldOxide）技術(shù)，解決薄層SOI高壓器件穿通擊穿難題；　?。?）發(fā)明了系列高壓半導(dǎo)體器件新結(jié)構(gòu)和功率集成電路產(chǎn)品。該IP核芯片在嵌入式MCP、智能卡、PDA、機(jī)頂盒和各種消費(fèi)類電子產(chǎn)品等產(chǎn)品領(lǐng)域有廣闊的應(yīng)用前景；　　　　　　（3）在上述技術(shù)基礎(chǔ)上，、4M位特種應(yīng)用快閃存儲(chǔ)器芯片和65nm/128MbNOR型快閃存儲(chǔ)器芯片等系列成果。編程速度為10181。該工藝技術(shù)具有單元面積小、工藝簡(jiǎn)單、成本低、讀取速度高、可靠性好、適宜更小線寬工藝兼容等優(yōu)點(diǎn)；　?。?），聯(lián)合承擔(dān)單位合作成功開發(fā)出4M位SONOS存儲(chǔ)器IP硬核（THESM040M）?！　。骸　。?）清華大學(xué)和中芯國(guó)際（上海），其主要技術(shù)特點(diǎn)為：，共28層光刻版。具有優(yōu)良的直流及射頻性能；，處于當(dāng)時(shí)國(guó)內(nèi)領(lǐng)先水平；　?。?）針對(duì)薄柵氧LDMOS難于制作自對(duì)準(zhǔn)硅化物的問題，開發(fā)了“氧化硅/氮化硅”雙層復(fù)合側(cè)墻基礎(chǔ)上的自對(duì)準(zhǔn)硅化物新技術(shù)，成功地用于制作薄柵氧、薄膜SOILDMOS器件硅化物，使不同柵長(zhǎng)的LDMOS器件截止頻率提高了27%42%，最高振蕩頻率提高了14%22%?！　　　　　。?）研制了緩變溝道摻雜的射頻SOINMOS器件。該方法步驟簡(jiǎn)單，完全兼容于CMOS工藝，能有效增加電感的品質(zhì)因數(shù)及諧振頻率；　?。?）提出了超厚鋁的高精度刻蝕新方法?！　?．射頻集成電路制造工藝方面：　?。?）提出了以局部介質(zhì)增厚技術(shù)提高電感性能的新方法。例如在功率集成電路制造工藝方面，針對(duì)國(guó)內(nèi)高端功率集成電路設(shè)計(jì)在器件擊穿電壓、導(dǎo)通電阻和安全工作區(qū)等相互制約關(guān)系的技術(shù)瓶頸，開展研究、實(shí)驗(yàn)、分析、優(yōu)化，突破了基于國(guó)內(nèi)半導(dǎo)體工藝線的功率器件結(jié)構(gòu)、集成工藝和可靠性技術(shù)，并開始從CD工藝集成向BCD工藝集成發(fā)展，從單一的SOI功率集成向SOI基功率集成、基于硅外延片的功率集成和基于體硅的功率集成發(fā)展，提出了“新型功率半導(dǎo)體器件體內(nèi)場(chǎng)理論”并將之推廣應(yīng)用。　?。ㄈ┟嫦驊?yīng)用的特色集成電路制造工藝　　依據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖（InternationalTechnologyRoadmapforSemiconductors，簡(jiǎn)稱ITRS），MorethanMoore（超越摩爾定律）將是未來(lái)半導(dǎo)體技術(shù)發(fā)展的三大方向之一，這就需要各類特色工藝的支持?！　⊥苿?dòng)了我國(guó)利用130nm65nm技術(shù)設(shè)計(jì)、開發(fā)高端集成電路產(chǎn)品的推廣和應(yīng)用?；谠摴に嚻脚_(tái)，中芯國(guó)際和北京大學(xué)合作完成了上海市科技興市項(xiàng)目支持的90nm通用技術(shù)的開發(fā)；芯慧同用公司利用該大生產(chǎn)工藝平臺(tái)，進(jìn)行一些90nm關(guān)鍵結(jié)構(gòu)標(biāo)準(zhǔn)單元和IP庫(kù)的開發(fā)建設(shè)；北方微電子的100nm高密度等離子體刻蝕機(jī)、中科信的大傾角離子注入機(jī)、七星華創(chuàng)的CVD和退火高溫爐管、有研硅股的12英寸大直徑硅片材料等都利用該平臺(tái)進(jìn)行了相應(yīng)的應(yīng)用驗(yàn)證，這對(duì)我國(guó)先進(jìn)集成電路工藝設(shè)備和材料技術(shù)的開發(fā)應(yīng)用是具有重要的推動(dòng)作用。將直接促進(jìn)集成電路芯片制造業(yè)技術(shù)水平的跨越式提升，向設(shè)計(jì)單位開放90nm技術(shù)設(shè)計(jì)規(guī)則和電學(xué)參數(shù)將直接促進(jìn)我國(guó)集成電路設(shè)計(jì)業(yè)水平的提高，對(duì)設(shè)計(jì)業(yè)的發(fā)展具有重要意義；為專用設(shè)備和專用材料技術(shù)的研發(fā)提供應(yīng)用驗(yàn)證平臺(tái)，可促進(jìn)其大生產(chǎn)的應(yīng)用和轉(zhuǎn)化；這將顯著地縮短了研發(fā)周期，降低研發(fā)成本，這對(duì)我國(guó)集成電路高端技術(shù)和產(chǎn)業(yè)的發(fā)展具有極為重要的意義，并為國(guó)家中長(zhǎng)期科學(xué)規(guī)劃中有關(guān)集成電路專項(xiàng)的實(shí)施打下了扎實(shí)的基礎(chǔ)。目前，一些國(guó)內(nèi)先進(jìn)企業(yè)已有意向利用新開發(fā)的28nm量產(chǎn)技術(shù)設(shè)計(jì)、開發(fā)其新一代高端產(chǎn)品?！　?. 中芯國(guó)際在其12英寸大生產(chǎn)工藝線完成了90nm和65nm低功耗邏輯電路量產(chǎn)技術(shù)的開發(fā)，其中，90nm技術(shù)已于2005年底正式開始為客戶提供量產(chǎn)代工服務(wù)，代工服務(wù)的產(chǎn)品涵蓋了用于移動(dòng)電子產(chǎn)品DSP芯片、數(shù)字電視芯片、手機(jī)應(yīng)用芯片等各種電路芯片。　　　　　　 50納米柵線條的SEM照片 8層低K/Cu互連結(jié)構(gòu)照片　　為了進(jìn)一步推動(dòng)我國(guó)集成電路制造產(chǎn)業(yè)的發(fā)展，提升我國(guó)集成電路制造裝備、工藝及材料技術(shù)的自主創(chuàng)新能力，在《國(guó)家中長(zhǎng)期科學(xué)和技術(shù)發(fā)展綱要（2006－2020年）》中確立了“極大規(guī)模集成電路制造技術(shù)及成套工藝”國(guó)家科技重大專項(xiàng)（簡(jiǎn)稱“02”專項(xiàng)），在02專項(xiàng)中，已經(jīng)布局了65納米、45納米、32－28納米等先進(jìn)成套集成電路制造工藝技術(shù)開發(fā)，可以預(yù)見，我國(guó)在極大規(guī)模集成電路制造方面一定會(huì)取得更新、更大的成就。　　6. 在適用于65nm以下技術(shù)的新型器件結(jié)構(gòu)和制備技術(shù)方面：開展了高K/金屬柵技術(shù)、新型器件結(jié)構(gòu)和相關(guān)工藝的研究，提出了高K/金屬柵與CMOS器件工藝集成技術(shù)以及新型體硅FinFET、凹槽自對(duì)準(zhǔn)平面雙柵CMOS器件、新型SONOS和氧化物阻變存儲(chǔ)器等多種新型邏輯和存儲(chǔ)器件結(jié)構(gòu)及其制備方法，其中的部分經(jīng)過大生產(chǎn)工藝驗(yàn)證，被中芯國(guó)際應(yīng)用到新一代技術(shù)研發(fā)中，或作為自主知識(shí)產(chǎn)權(quán)進(jìn)行儲(chǔ)備。完成了可對(duì)實(shí)際版圖進(jìn)行可制造性檢查的驗(yàn)證軟件工具和校正軟件的開發(fā)以及對(duì)90nm大生產(chǎn)實(shí)際工藝流程進(jìn)行可制造性設(shè)計(jì)的仿真環(huán)境，實(shí)現(xiàn)全芯片的可制造性進(jìn)行檢查驗(yàn)證和校正處理?！　?. 在適于9065nm技術(shù)的器件和電路可靠性模型和評(píng)測(cè)技術(shù)方面：基于中芯國(guó)際90nm大生產(chǎn)工藝平臺(tái)，系統(tǒng)研究了工藝條件、器件尺寸和結(jié)構(gòu)、應(yīng)力條件、電路工作模式等對(duì)器件失效模式的影響，發(fā)現(xiàn)了諸如活力空穴增強(qiáng)pMOS器件的NBTI退化、SiH鍵釋放的H原子在SiON介質(zhì)層的擴(kuò)散具有耗散輸運(yùn)等新機(jī)制以及MOS器件性能退化與電路工作頻率相關(guān)等新規(guī)律，這對(duì)器件可靠性的正確評(píng)估和大生產(chǎn)工藝的優(yōu)化選擇提供了堅(jiān)實(shí)的理論基礎(chǔ)；以此為基礎(chǔ)，得到接近于實(shí)際工藝的CMOS器件和電路重要失效模式和模型，開發(fā)建立了適于90nm65nm技術(shù)的可靠性模型和評(píng)測(cè)平臺(tái)，在中芯國(guó)際大生產(chǎn)工藝技術(shù)中得到應(yīng)用?！　?. 在適于9065nm技術(shù)的器件模型和參數(shù)提取及驗(yàn)證技術(shù)方面：以企業(yè)先進(jìn)工藝平臺(tái)為基礎(chǔ)，針對(duì)特定的產(chǎn)品和技術(shù)需要，在綜合考慮二維量子力學(xué)效應(yīng)、橫向非均勻摻雜、應(yīng)力影響等新的物理效應(yīng)、工藝和器件結(jié)構(gòu)特征的基礎(chǔ)上，研究開發(fā)了適于多種器件結(jié)構(gòu)的模型和模擬方法，以及相應(yīng)的參數(shù)提取和模型驗(yàn)證技術(shù)。108/cm2個(gè)晶體管的SRAM標(biāo)志電路。通過采用增強(qiáng)等離子體CVD等新技術(shù)，成功地將K、硬度和彈性膜量可以承受CMP和封裝工藝、具有高可靠性的SiOC低K介質(zhì)集成到低K/Cu互連工藝模塊技術(shù)中，開發(fā)了多金屬層的互連工藝模塊技術(shù)，性能可滿足90nm和65nm技術(shù)的要求；⑤90nm大生產(chǎn)工藝集成技術(shù)。采用了爐退火氧化技術(shù)制作SiO2薄膜層，然后進(jìn)行等離子體氮化和高溫?zé)崽幚淼男滦蜄叛趸瘜又苽浼夹g(shù)，成功開發(fā)出等效氧化層厚度（EOT）、柵泄漏電流僅為SiO2柵泄漏電流的20%、可靠性技術(shù)指標(biāo)等滿足90nm技術(shù)的需求的SiNO柵氧化層制備技術(shù)，其中等離子體氮化和高溫?zé)崽幚砉に嚨膬?yōu)化選擇是該技術(shù)的關(guān)鍵和難點(diǎn)；③CoSi自對(duì)準(zhǔn)金屬硅化物淺結(jié)制備技術(shù)?！　?. 在90nm大生產(chǎn)工藝模塊及其集成技術(shù)方面：基于中芯國(guó)際的大生產(chǎn)工藝平臺(tái)，針對(duì)90nm大生產(chǎn)工藝模塊和集成技術(shù)開發(fā)需要解決的關(guān)鍵技術(shù)問題展開研發(fā)，重點(diǎn)攻克了如下的主要技術(shù)難題：①多晶硅柵圖形的加工工藝。其中包括：柵工藝中的超薄SiON柵和高K/金屬柵制備技術(shù)、源漏結(jié)構(gòu)工藝中的Co/Ni硅化物自對(duì)準(zhǔn)淺結(jié)技術(shù)、微細(xì)加工工藝中的特征尺寸控制技術(shù)、銅/低K介質(zhì)互連工藝以及包括量子效應(yīng)和工藝因素的器件模型技術(shù)、OPC和PSM的版圖檢測(cè)校正的可制造性技術(shù)、考慮新的物理效應(yīng)和工藝影響的可靠性分析和壽命預(yù)測(cè)技術(shù)等?！　。ㄒ唬O大規(guī)模集成電路制造工藝　　2000年至2003年期間，北京大學(xué)、清華大學(xué)和中科院微電子所等單位在國(guó)家“973”項(xiàng)目的支持下，針對(duì)CMOS集成電路技術(shù)發(fā)展到100nm以下的納