印刷電路板pcb設(shè)計(jì)規(guī)范生產(chǎn)可測性要求(參考版)
2024-11-11 09:06本頁面
【正文】 為提高測試設(shè)備的開發(fā)效率，當(dāng)被測試對象采用了新的技術(shù)和芯片時，產(chǎn)品開發(fā)部門應(yīng)提供這方面的技術(shù)支持。 單板的自測試結(jié)果應(yīng)能按一定的通訊協(xié)議通過通訊接口向板外輸出。 單板設(shè) 計(jì)時應(yīng)盡量提高單板的自測試能力，如將輸入輸出信號設(shè)計(jì)在板內(nèi) CTDI …… CTCK CTMS CTRST TDI TDO TCK TMS TRST TDI TDO TCK TMS TRST TDI TDO TCK TMS TRST 6 可進(jìn)行自環(huán)或者在單板接口處手工自環(huán)。 產(chǎn)品結(jié)構(gòu)應(yīng)使單板插拔方便。 對于頻率較高的連接器插針，應(yīng)提供阻抗匹配數(shù)據(jù)，以便自制設(shè)備人員設(shè)計(jì) PCB 板時考慮阻抗匹配問題。 各單板的硬軟件接口應(yīng)統(tǒng)一和標(biāo)準(zhǔn)，如使用統(tǒng)一的通訊接口等。 f） 若按圖 8 所示的連接方式對功能的實(shí)現(xiàn)帶來影響，可以對每一個帶有邊界掃描的 IC 的 TDI、 TDO、 TCK、 TMS 和 TRST(若有的話 )分別連出并設(shè)有測試點(diǎn)，測試時可以對每一個帶有邊界掃描的 IC 單獨(dú)進(jìn)行測試 ，或通過夾具連成圖 8 的形式進(jìn)行測試。如圖 8。 有共用電路的不同器件應(yīng)分別控制，如圖 7 所示。 所有的 Flash Memory、 FPGA、 CPLD 等需要在線編程的器件必須在所有的管腳上留出測試點(diǎn)。 對于時序電路，元件的復(fù)位、預(yù)置端，即使在電路中不用，也要留下測試點(diǎn)，這樣可以提高時序電路的初始狀態(tài)的預(yù)置能力，簡化測試過程。 器件特殊引腳的處理 為了加強(qiáng)數(shù)字測試的隔離效果，減少反驅(qū)動對數(shù)字器件的損壞， Enable、Set、 Reset、 Clear 和三態(tài)控制腳等引腳不能直接連接至電源或地。對于同一產(chǎn)品的不同單板，若 PCB 外形尺寸相同，則定位孔的位置也必須統(tǒng)一。 和 177。 ， 177。 定位孔標(biāo)準(zhǔn)孔徑 177。 測試點(diǎn)的尺寸要求 測試點(diǎn)的自身尺寸要求 a） 盡量使元器件裝在 A 面（ Top side）， B 面（ Botto
高考資料相關(guān)推薦
鄂ICP備17016276號-1