【正文】 44?？傊抢蠋煘槲业恼撐捻樌瓿芍赋隽撕芎玫姆较?，當然我自己的努力也不可忽視，如果僅有指導而沒有實踐，本論文也不可能完成。在此次的論文設(shè)計過程中我走了很多彎路，在論文初期由于很多知識都很生疏，軟件也不太會用，一度產(chǎn)生了厭倦和放棄的念頭，是老師的悉心指導使我又重新拾起信心，從設(shè)計中學習到了很多東西。布局與仿真[M]. 北京: 機械工業(yè)出版社. 2006. 22～23[8]任樂寧, 朱章明等. 一種基于準浮柵技術(shù)的新型低壓全差分運算放大器[J]. 電路與系統(tǒng)學報. 2004,4(1):11～13[9] 徐棟麟, 林越等. 低電壓滿電源幅度CMOS運算放大器設(shè)計[M]. 固體電子學研究與發(fā)展. 2004. 10～15[10] 徐躍, 黃海云等. [J]. 微電子學與計算機. 2004,7(8): 3～7[11] 。能用所學知識服務(wù)所用，讓我倍感欣慰。這次畢業(yè)設(shè)計的設(shè)計過程彎路走了不少，因為自己的急于求成，沒有抓住重點下功夫，設(shè)計過程常常事倍功半。由于TSpice也是一個我沒有接觸過的軟件，我利用之前的經(jīng)驗完成了對TSpice的了解，和CMOS放大器的模擬仿真。我對這個軟件已經(jīng)有了一個初步的了解和前期準備，CMOS運算放大器的版圖繪制對我來說就沒有當初那么生疏了。由于有了方向，調(diào)試參數(shù)的過程雖然枯燥乏味，也不能影響我對最終參數(shù)的獲取，這使我感覺離成功更近了。我在網(wǎng)上查閱了有關(guān)文獻和資料，同時結(jié)合老師的指導書籍，對電路結(jié)構(gòu)作了一定的分析，明白了各管子的功能和對設(shè)計指標的貢獻。最初我沒的到設(shè)計的要領(lǐng)就盲目的畫出了Pspice的仿真圖，但是最后因為創(chuàng)建文件時出現(xiàn)了錯誤，所以失敗了一次。；版圖面積1mm1mm ；功耗：≤。（3） TSpice仿真輸出文件 功耗 power dissipation由輸出文件知，滿足設(shè)計指標功耗小于100uW的要求。滿足CMOS放大器設(shè)計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。（3） TSpice仿真輸出文件 功耗Figure power dissipation由輸出文件知，滿足設(shè)計指標功耗小于100uW的要求。滿足CMOS放大器設(shè)計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。（3） ： 功耗Figure power dissipation由輸出文件知，滿足設(shè)計指標功耗小于100uW的要求。滿足CMOS放大器設(shè)計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。[15]4) LEdit中提取的CMOS放大器版圖的TSpice文件： TSpice文件Figure The TSpice file由TSpice文件可知，CMOS放大器的版圖由11個MOS管和6個電容組成，包括6個NMOS管（MMMMM11）、5個PMOS管（MMMMMM9）、1個耦合電容（C4＝）和外接5個焊盤引起的寄生電容（C1=C2=C3=C5=C6=250fF），對照OrCAD中各元器件參數(shù)的設(shè)置，符合尺寸要求，可進行后續(xù)模擬。為了能從顯示器上直接發(fā)現(xiàn)錯誤，電路提取產(chǎn)生待檢查版圖的簡化圖。電路提?。‥xtract） 運行LEdit中Extract命令后，可以生成版圖的電路拓撲。對NMOS管，應(yīng)當充分保證其襯底接地，而PMOS管應(yīng)當保證其襯底充分接高電平。金屬或多晶硅連線越長，電阻值越大，為防止寄生大電阻對電路性能的影響，電路中盡量不走長線。應(yīng)確保電路中各處電位相同，芯片內(nèi)部的電源線和地線應(yīng)全部連通。層與層之間通過接觸孔連接，在可能的情況下適當增加接觸孔數(shù)，可確保連接的可靠性。當采用的工藝有多晶硅和多層金屬時，布線的靈活性很大。② CMOS放大器局部放大版圖： 局部放大版圖Figure Local amplification layout3) CMOS放大器版圖設(shè)計的注意事項：在正式用LEdit繪制版圖前，一定要先構(gòu)思每一個管子打算怎樣安排，管子之間怎樣連接，最后的電源線、地線怎樣走。 焊盤的俯視圖Figure Top view of pad CMOS放大器的版圖設(shè)計1) 版圖設(shè)計步驟運行LEdit版圖編輯工具，建立版圖文件；在畫圖窗口內(nèi)根據(jù)幾何參數(shù)值繪制各圖元（MOS管、電容等）；在畫圖窗口內(nèi)根據(jù)幾何參數(shù)值調(diào)用元器件和子單元的版圖；完成版圖布局：應(yīng)盡可能與功能框圖或電路圖一致，然后根據(jù)模塊的面積大小進行調(diào)整；在不同層內(nèi)進行元器件和子單元之間的連接；調(diào)用DRC程序進行設(shè)計規(guī)則檢查，修改錯誤；調(diào)用電路提取程序提取版圖對應(yīng)的元件參數(shù)和電路拓撲；存儲版圖文件，供今后修改和重用。 各層互連的俯視圖Figure Top view of the interconnect5) 焊盤（Pad）電路的輸入和輸出需要通過適當?shù)膶щ娊Y(jié)構(gòu)（焊盤）來實現(xiàn)與外部電路的連接，它同時用于電路的芯片測試。電容大小C=絕緣層單位面積電容值絕緣層面積此次設(shè)計需使用C=，而絕緣層單位面積電容值=479aF/故絕緣層面積電容值=4) 互連（Interconnect）連線時，不同導電層之間由絕緣介質(zhì)隔離，導電層之間的互連需要通過打孔實現(xiàn)。NMOS襯底接觸單元由Active圖層、P Select圖層、Active Contact圖層和Metal1圖層組成。而N型擴散區(qū)必須在N Well圖層繪制出Active圖層和N Select圖層，再加上Active Contact圖層與Metal1圖層，使金屬線與擴散區(qū)接觸。柵指數(shù)（gates）指柵極的個數(shù)。柵長（gate_width）指柵極下源區(qū)和漏區(qū)之間的溝道長度，（2λ）。源區(qū)和漏區(qū)分別通過接觸孔（Active contact）與第一金屬層（Metal1）連接構(gòu)成源極和漏極。[14]——圖元1）PMOS和NMOS PMOS俯視圖Figure PMOS plan NMOS俯視圖Figure NMOS plan（Poly）形成MOS管的柵極。如：N阱和P＋注入?yún)^(qū)必須有足夠的余量環(huán)繞在晶體管外，以確保即使在出現(xiàn)制造偏差時器件部分始終在N阱和P＋注入?yún)^(qū)里面；又如，對于連接兩層掩膜的連接孔必須保證足夠的面積以保證接觸孔位于兩層掩膜的正方形區(qū)域內(nèi)。主要是指多晶硅必須延伸出有源區(qū)的最小尺寸，以防止工藝誤差可能造成的MOS管丟失。[13]最小間距是指為了避免同層圖形間由于工藝制約偏差的存在而造成短路，在同一層掩膜上，各圖形之間的間隔必須不小于某一最小間距，如：多晶硅之間的間距、鋁線之間的間距、阱與阱之間的間距、有源區(qū)之間的間距、多晶硅與有源區(qū)間的間距等。因此，所設(shè)計的版圖的幾何圖形的寬度（或長度）必須不小于一個最小值。而工藝設(shè)計規(guī)則主要是在滿足所選工藝線的設(shè)計規(guī)則時，工藝廠家保證能生產(chǎn)出所需要的電路，而避免出現(xiàn)短路、斷路以及形成不了NOS管（或多了MOS管）等狀況。最后一步必須對帶有寄生參數(shù)的版圖進行仿真，以判斷所設(shè)計的版圖的性能是否滿足設(shè)計指標要求，如不滿足則必須重新布局、布線，并重復以上步驟，直至所設(shè)計的版圖符合要求后，再進行流片。布局、布線完成后必須進行DRC檢查，若有錯誤則必須重新進行布局、布線，直至完全符合工藝設(shè)計規(guī)則，然后再對電路原理圖的網(wǎng)表與所設(shè)計的版圖提取的網(wǎng)表進行對比，及LVS檢查。因此在設(shè)計版圖前應(yīng)熟悉相應(yīng)工藝線的設(shè)計規(guī)則，避免在進行DRC檢查時因有太多的錯誤而進行重新布局布線。布局的基本原則有：根據(jù)連線最短及減小芯片面積的要求，在電路中處于等電位的MOS管要盡可能共用有源區(qū)；盡可能將PMOS和NMOS管集中在一起；數(shù)字電路與模擬電路要分隔開，并以保護環(huán)作為隔離環(huán)進行隔離；布線的基本原則有：一般連線都用鋁線實現(xiàn)，并且每一層鋁線布線滿足其最小寬度及線與線間的最小間距要求；連線以最近連線為準則；連線時應(yīng)避免天線效應(yīng)；連線時原則上要求每相鄰層選擇平行與垂直方向間隔走線。[11]集成電路的版圖定義為制造集成電路時所用的掩膜上的幾何圖形。；可以進行后續(xù)版圖設(shè)計。4) 不同共模輸入電壓下幅頻和相頻特性的參數(shù)掃描波形顯示：由參數(shù)掃描輸出波形曲線—，~，滿足設(shè)計指標的要求：開環(huán)增益大于80dB，單位增益帶寬大于2MHz，相位裕度大于45176。的要求。3) （1）靜態(tài)工作點的顯示 靜態(tài)工作點顯示Figure The static working point display（1）靜態(tài)工作點的顯示 靜態(tài)工作點顯示Figure The static working point display（1）靜態(tài)工作點的顯示 靜態(tài)工作點顯示Figure The static working point display，該CMOS放大器的功耗＝5V＝（2）開環(huán)幅頻、相頻特性曲線： 開環(huán)幅頻、相頻特性曲線Figure The open loop frequency and amplitude, phase frequency characteristiccurve 參數(shù)掃描Figure Parameter sweep： V時，相位裕度為57176。的要求。 2) （1） 靜態(tài)工作點的顯示 靜態(tài)工作點顯示Figure The static working point display，該CMOS放大器的功耗＝5V＝ （2）開環(huán)幅頻、相頻特性曲線： 開