【文章內(nèi)容簡(jiǎn)介】 數(shù)已達(dá)到設(shè)計(jì)者的目的。運(yùn)算放大器的應(yīng)用非常廣泛，在不同的場(chǎng)合有不同的放大要求，它可以用來(lái)做數(shù)學(xué)計(jì)算、求解微積分方程等，所以我們研究CMOS運(yùn)算放大器的設(shè)計(jì)與優(yōu)化是非常有意義的。[7] 運(yùn)算放大器簡(jiǎn)介1) 運(yùn)算放大器的分類(lèi)在標(biāo)準(zhǔn)硅工藝中加入了MOS場(chǎng)效應(yīng)管工藝的運(yùn)算放大器分為三類(lèi)。一類(lèi)是將標(biāo)準(zhǔn)硅工藝的集成模擬運(yùn)算放大器的輸入級(jí)改為MOS場(chǎng)效應(yīng)管，比結(jié)型場(chǎng)效應(yīng)管大大提高運(yùn)放的開(kāi)環(huán)輸入阻抗，順帶提高了通用運(yùn)放的轉(zhuǎn)換速度，其它與標(biāo)準(zhǔn)硅工藝的集成模擬運(yùn)算放大器類(lèi)似。典型開(kāi)環(huán)輸入阻抗在10^ 12歐姆數(shù)量級(jí)。典型代表是CA3140。第二類(lèi)是采用全MOS場(chǎng)效應(yīng)管工藝的模擬運(yùn)算放大器，它大大降低了功耗，但是電源電壓降低。它的典型開(kāi)環(huán)輸入阻抗在10^ 12歐姆數(shù)量級(jí)。第三類(lèi)是采用全MOS場(chǎng)效應(yīng)管工藝的模擬數(shù)字混合運(yùn)算放大器采用所謂斬波穩(wěn)零技術(shù)主要用于改善直流信號(hào)的處理精度輸入失調(diào)電壓可以達(dá)到 。在處理直流信號(hào)方面接近理想運(yùn)放特性。它的典型開(kāi)環(huán)輸入阻抗在10^ 12歐姆數(shù)量級(jí)。2) 運(yùn)算放大器的主要參數(shù) 集成運(yùn)放的參數(shù)較多與本CMOS運(yùn)算放大器有關(guān)主要參數(shù)有輸入偏置電流、輸入電流、差模開(kāi)環(huán)直流電壓增益、共模抑制比、電源電壓抑制比、輸出峰峰值電壓、最大共模輸入電壓、最大差模輸入電壓。單位增益帶寬、全功率帶寬、差模輸入阻抗、共模輸入阻抗、輸出阻抗。3) 運(yùn)算放大器的研究現(xiàn)狀與發(fā)展趨勢(shì)現(xiàn)代社會(huì)是一個(gè)信息化社會(huì)在通信領(lǐng)域里，運(yùn)放的使用是非常廣泛的。在家庭領(lǐng)域電視機(jī)、固話、移動(dòng)電話、計(jì)算機(jī)等等一系列電子產(chǎn)品99%都要用到運(yùn)放，所以運(yùn)放的地位非常重要，業(yè)界對(duì)運(yùn)放的研究也下了大功夫。運(yùn)放經(jīng)過(guò)了數(shù)十年的發(fā)展，通過(guò)不斷的演變，性能變得越來(lái)越好、功耗變得越來(lái)越低、通用性越來(lái)越強(qiáng)、集成度越來(lái)越高、精度越來(lái)越大。目前的運(yùn)放主要采用了CMOS、雙極、BICMOS等工藝制造。許多運(yùn)算放大器系列都提供單通道、雙通道和四通道三種封裝形式,從而為設(shè)計(jì)提供了最大的靈活性。各種新型封裝的電路板占位面積正在日益縮小。同時(shí)隨著科學(xué)技術(shù)的不斷發(fā)展，對(duì)運(yùn)放的要求也更高，這就對(duì)運(yùn)算放大技術(shù)提出了更高的指標(biāo)、要求放大器在制作工藝上有所突破，使用新的工藝制造出可靠性更強(qiáng)成本更低的產(chǎn)品是運(yùn)放的發(fā)展趨勢(shì)。[8] 本文研究?jī)?nèi)容單5V電源供電，~；功耗小于100uW；開(kāi)環(huán)增益大于80dB；單位增益帶寬大于2MHz；相位裕度大于45254。利用電路仿真軟件、設(shè)計(jì)各MOS管的寬長(zhǎng)比（W/L）。利用LEdit軟件進(jìn)行版圖設(shè)計(jì)。2 CMOS運(yùn)算放大器 CMOS運(yùn)算放大器簡(jiǎn)介運(yùn)算放大器（運(yùn)放）實(shí)質(zhì)上是一種高增益的直流放大器。運(yùn)算放大器主要由差分輸入級(jí)、中間增益級(jí)、推挽輸出級(jí)以及各級(jí)的偏置電路組成。運(yùn)算放大器是許多模擬電路及混合信號(hào)系統(tǒng)中的主要部分，具有不同復(fù)雜水平的運(yùn)放備用來(lái)實(shí)現(xiàn)從直流偏置的產(chǎn)生到濾波器的高速放大等功能，運(yùn)放的設(shè)計(jì)還提出了一個(gè)挑戰(zhàn)，作為電源電壓與CMOS工藝的每一個(gè)時(shí)期的三極管溝道長(zhǎng)度按比例縮小之間的矛盾。本章主要是對(duì)CMOS運(yùn)放進(jìn)行分析，重點(diǎn)是對(duì)CMOS運(yùn)放的分析方法與設(shè)計(jì)方法進(jìn)行詳細(xì)的研究。[9] CMOS運(yùn)算放大器的設(shè)計(jì)流程CMOS運(yùn)算放大器的設(shè)計(jì)給予參數(shù)間權(quán)衡的方法最終在總的實(shí)現(xiàn)中需要多方面的折中，所得每一個(gè)參數(shù)必須是適當(dāng)?shù)闹?。CMOS運(yùn)算放大器的設(shè)計(jì)流程一般包括：根據(jù)電路特性要求選定電路結(jié)構(gòu)、電路模擬、版圖設(shè)計(jì)、版圖驗(yàn)證等電路模擬：根據(jù)設(shè)計(jì)要求的性能指標(biāo)及電路結(jié)構(gòu)，用OrCAD軟件對(duì)電路進(jìn)行直流、交流、瞬態(tài)分析，并進(jìn)行性能分析，初步確定各間的寬長(zhǎng)比（W/L），再對(duì)電路中各級(jí)間的W/L進(jìn)行優(yōu)化設(shè)計(jì)，確定滿足性能的W/L。根據(jù)電路中各器件的W/L，利用LEdit軟件進(jìn)行版圖設(shè)計(jì)，同時(shí)進(jìn)行設(shè)計(jì)規(guī)則檢查（DRC）。版圖設(shè)計(jì)完成后，再?gòu)陌鎴D中提取網(wǎng)表文件（.spc）。根據(jù)從版圖提取的網(wǎng)表文件，用TSpice軟件進(jìn)行仿真，仿真結(jié)果與OrCAD仿真結(jié)果進(jìn)行比較，如不滿足設(shè)計(jì)指標(biāo)，則修改電路或版圖，再進(jìn)行（1）或（2），再做仿真比較，直到滿足需要為止。 設(shè)計(jì)流程Fig. the design process3 CMOS運(yùn)算放大器電路設(shè)計(jì) 電路的PSpice模擬及理論計(jì)算 Pspice模擬的CMOS運(yùn)算放大器電路Figure The CMOS operational amplifier circuit, Pspice simulation1) 理論計(jì)算 根據(jù)近似公式手工計(jì)算：首先確定設(shè)計(jì)的最小溝道長(zhǎng)度。，最小溝道需為2um。器件尺寸的選擇可以從多個(gè)地方入手，但由于指標(biāo)之間通常相互制約，需要反復(fù)設(shè)計(jì)過(guò)程才能折中選擇最后的尺寸。該CMOS放大器的開(kāi)環(huán)增益為：A=增益帶寬乘積GB=輸出極點(diǎn)p2= （輸出極點(diǎn)p2決定了相位裕度，按CMOS放大器設(shè)計(jì)指標(biāo)要求，相位裕度大于45176。，）最大共模電壓V=VDD——|VTO3|Vmax+VT|Vmin最大共模電壓V=VDD—+V T|max+ 一般增大溝道長(zhǎng)度可以進(jìn)一步提高增益。當(dāng)各MOS管均工作在亞閾值區(qū)時(shí)，可以實(shí)現(xiàn)低功耗要求。 電路結(jié)構(gòu)分析及參數(shù)調(diào)試 M1ppa、M4ppa構(gòu)成偏置電路，為CMOS放大器提供直流偏置，其管子尺寸大小將較大程度地影響該CMOS放大器的功耗；MMMMM5構(gòu)成輸入放大級(jí)，其中MMMM4組成電流鏡，其管子尺寸大小將較大程度地影響該CMOS放大器的開(kāi)環(huán)增益；MMMM9構(gòu)成輸出級(jí)，其中MM7構(gòu)成CMOS放大器的后級(jí)放大，將中間級(jí)輸出進(jìn)一步放大；MM9構(gòu)成CMOS傳輸門(mén)，影響CMOS的帶寬和相位裕度；C1為耦合電容，影響CMOS的帶寬和相位裕度；C2為負(fù)載電容，其大小影響CMOS放大器驅(qū)動(dòng)負(fù)載的能力；Vdd為直流偏置電源即高電平，為11個(gè)MOS管提供直流工作點(diǎn)；Vref和Vin為CMOS放大器的兩輸入端；Out為CMOS放大器的輸出端；O為地電平即低電平。[10]1) 電路參數(shù)調(diào)試：設(shè)計(jì)CMOS放大器各待定參數(shù)過(guò)程是：根據(jù)設(shè)計(jì)指標(biāo)選擇器件尺寸和偏置大小，利用仿真軟件進(jìn)行仿真驗(yàn)證和調(diào)整。 電路仿真在手工近似計(jì)算后，利用仿真軟件對(duì)電路進(jìn)行驗(yàn)證、修改和優(yōu)化。將該參數(shù)代入電路中，觀察電路性能是否滿足設(shè)計(jì)指標(biāo)。在仿真中需要設(shè)置各MOS管的周長(zhǎng)及面積的值。： MOS管模型參數(shù)Figure The model parameters of MOS pipe在最初的調(diào)試階段，去調(diào)偏置電路（由M1ppa和M4ppa構(gòu)成），而直接給相應(yīng)的MOS管提供一個(gè)偏置電壓。 電路調(diào)試圖Figure Debugging the circuit diagram對(duì)vb進(jìn)行參數(shù)掃描，： 參數(shù)掃描Figure Parameter sweep通過(guò)對(duì)外加直流偏置vb進(jìn)行參數(shù)掃描，觀察其幅頻特性曲線，發(fā)現(xiàn)當(dāng)vb＝，電路性能最優(yōu)。 電路調(diào)試圖的幅頻、相頻特性曲線Figure Debugging the circuit diagram, the amplitude frequency and phase frequency characteristic curve，在外加直流偏置vb＝，由輸入放大級(jí)和輸出級(jí)構(gòu)成的級(jí)大器Sing益大小5=C6=250fF