【文章內(nèi)容簡介】 數(shù)已達到設計者的目的。運算放大器的應用非常廣泛，在不同的場合有不同的放大要求，它可以用來做數(shù)學計算、求解微積分方程等，所以我們研究CMOS運算放大器的設計與優(yōu)化是非常有意義的。[7] 運算放大器簡介1) 運算放大器的分類在標準硅工藝中加入了MOS場效應管工藝的運算放大器分為三類。一類是將標準硅工藝的集成模擬運算放大器的輸入級改為MOS場效應管，比結型場效應管大大提高運放的開環(huán)輸入阻抗，順帶提高了通用運放的轉換速度，其它與標準硅工藝的集成模擬運算放大器類似。典型開環(huán)輸入阻抗在10^ 12歐姆數(shù)量級。典型代表是CA3140。第二類是采用全MOS場效應管工藝的模擬運算放大器，它大大降低了功耗，但是電源電壓降低。它的典型開環(huán)輸入阻抗在10^ 12歐姆數(shù)量級。第三類是采用全MOS場效應管工藝的模擬數(shù)字混合運算放大器采用所謂斬波穩(wěn)零技術主要用于改善直流信號的處理精度輸入失調(diào)電壓可以達到 。在處理直流信號方面接近理想運放特性。它的典型開環(huán)輸入阻抗在10^ 12歐姆數(shù)量級。2) 運算放大器的主要參數(shù) 集成運放的參數(shù)較多與本CMOS運算放大器有關主要參數(shù)有輸入偏置電流、輸入電流、差模開環(huán)直流電壓增益、共模抑制比、電源電壓抑制比、輸出峰峰值電壓、最大共模輸入電壓、最大差模輸入電壓。單位增益帶寬、全功率帶寬、差模輸入阻抗、共模輸入阻抗、輸出阻抗。3) 運算放大器的研究現(xiàn)狀與發(fā)展趨勢現(xiàn)代社會是一個信息化社會在通信領域里，運放的使用是非常廣泛的。在家庭領域電視機、固話、移動電話、計算機等等一系列電子產(chǎn)品99%都要用到運放，所以運放的地位非常重要，業(yè)界對運放的研究也下了大功夫。運放經(jīng)過了數(shù)十年的發(fā)展，通過不斷的演變，性能變得越來越好、功耗變得越來越低、通用性越來越強、集成度越來越高、精度越來越大。目前的運放主要采用了CMOS、雙極、BICMOS等工藝制造。許多運算放大器系列都提供單通道、雙通道和四通道三種封裝形式,從而為設計提供了最大的靈活性。各種新型封裝的電路板占位面積正在日益縮小。同時隨著科學技術的不斷發(fā)展，對運放的要求也更高，這就對運算放大技術提出了更高的指標、要求放大器在制作工藝上有所突破，使用新的工藝制造出可靠性更強成本更低的產(chǎn)品是運放的發(fā)展趨勢。[8] 本文研究內(nèi)容單5V電源供電，~；功耗小于100uW；開環(huán)增益大于80dB；單位增益帶寬大于2MHz；相位裕度大于45254。利用電路仿真軟件、設計各MOS管的寬長比（W/L）。利用LEdit軟件進行版圖設計。2 CMOS運算放大器 CMOS運算放大器簡介運算放大器（運放）實質上是一種高增益的直流放大器。運算放大器主要由差分輸入級、中間增益級、推挽輸出級以及各級的偏置電路組成。運算放大器是許多模擬電路及混合信號系統(tǒng)中的主要部分，具有不同復雜水平的運放備用來實現(xiàn)從直流偏置的產(chǎn)生到濾波器的高速放大等功能，運放的設計還提出了一個挑戰(zhàn)，作為電源電壓與CMOS工藝的每一個時期的三極管溝道長度按比例縮小之間的矛盾。本章主要是對CMOS運放進行分析，重點是對CMOS運放的分析方法與設計方法進行詳細的研究。[9] CMOS運算放大器的設計流程CMOS運算放大器的設計給予參數(shù)間權衡的方法最終在總的實現(xiàn)中需要多方面的折中，所得每一個參數(shù)必須是適當?shù)闹?。CMOS運算放大器的設計流程一般包括：根據(jù)電路特性要求選定電路結構、電路模擬、版圖設計、版圖驗證等電路模擬：根據(jù)設計要求的性能指標及電路結構，用OrCAD軟件對電路進行直流、交流、瞬態(tài)分析，并進行性能分析，初步確定各間的寬長比（W/L），再對電路中各級間的W/L進行優(yōu)化設計，確定滿足性能的W/L。根據(jù)電路中各器件的W/L，利用LEdit軟件進行版圖設計，同時進行設計規(guī)則檢查（DRC）。版圖設計完成后，再從版圖中提取網(wǎng)表文件（.spc）。根據(jù)從版圖提取的網(wǎng)表文件，用TSpice軟件進行仿真，仿真結果與OrCAD仿真結果進行比較，如不滿足設計指標，則修改電路或版圖，再進行（1）或（2），再做仿真比較，直到滿足需要為止。 設計流程Fig. the design process3 CMOS運算放大器電路設計 電路的PSpice模擬及理論計算 Pspice模擬的CMOS運算放大器電路Figure The CMOS operational amplifier circuit, Pspice simulation1) 理論計算 根據(jù)近似公式手工計算：首先確定設計的最小溝道長度。，最小溝道需為2um。器件尺寸的選擇可以從多個地方入手，但由于指標之間通常相互制約，需要反復設計過程才能折中選擇最后的尺寸。該CMOS放大器的開環(huán)增益為：A=增益帶寬乘積GB=輸出極點p2= （輸出極點p2決定了相位裕度，按CMOS放大器設計指標要求，相位裕度大于45176。，）最大共模電壓V=VDD——|VTO3|Vmax+VT|Vmin最大共模電壓V=VDD—+V T|max+ 一般增大溝道長度可以進一步提高增益。當各MOS管均工作在亞閾值區(qū)時，可以實現(xiàn)低功耗要求。 電路結構分析及參數(shù)調(diào)試 M1ppa、M4ppa構成偏置電路，為CMOS放大器提供直流偏置，其管子尺寸大小將較大程度地影響該CMOS放大器的功耗；MMMMM5構成輸入放大級，其中MMMM4組成電流鏡，其管子尺寸大小將較大程度地影響該CMOS放大器的開環(huán)增益；MMMM9構成輸出級，其中MM7構成CMOS放大器的后級放大，將中間級輸出進一步放大；MM9構成CMOS傳輸門，影響CMOS的帶寬和相位裕度；C1為耦合電容，影響CMOS的帶寬和相位裕度；C2為負載電容，其大小影響CMOS放大器驅動負載的能力；Vdd為直流偏置電源即高電平，為11個MOS管提供直流工作點；Vref和Vin為CMOS放大器的兩輸入端；Out為CMOS放大器的輸出端；O為地電平即低電平。[10]1) 電路參數(shù)調(diào)試：設計CMOS放大器各待定參數(shù)過程是：根據(jù)設計指標選擇器件尺寸和偏置大小，利用仿真軟件進行仿真驗證和調(diào)整。 電路仿真在手工近似計算后，利用仿真軟件對電路進行驗證、修改和優(yōu)化。將該參數(shù)代入電路中，觀察電路性能是否滿足設計指標。在仿真中需要設置各MOS管的周長及面積的值。： MOS管模型參數(shù)Figure The model parameters of MOS pipe在最初的調(diào)試階段，去調(diào)偏置電路（由M1ppa和M4ppa構成），而直接給相應的MOS管提供一個偏置電壓。 電路調(diào)試圖Figure Debugging the circuit diagram對vb進行參數(shù)掃描，： 參數(shù)掃描Figure Parameter sweep通過對外加直流偏置vb進行參數(shù)掃描，觀察其幅頻特性曲線，發(fā)現(xiàn)當vb＝，電路性能最優(yōu)。 電路調(diào)試圖的幅頻、相頻特性曲線Figure Debugging the circuit diagram, the amplitude frequency and phase frequency characteristic curve，在外加直流偏置vb＝，由輸入放大級和輸出級構成的級大器Sing益大小5=C6=250fF