【正文】 尤其在我煩躁、沮喪的時(shí)候，他們給了我最大的安慰，使我能夠繼續(xù)努力和奮斗！ 可能，網(wǎng)絡(luò)是不能感謝的，但我在此也要感謝它，因?yàn)槲以诤棋木W(wǎng)絡(luò)資源中找到自己寫作最需要的資料，雖然我沒有廣博的計(jì)算機(jī)知識(shí)，但在網(wǎng)上使我有了再次學(xué)習(xí)的機(jī)會(huì)。在畢業(yè)設(shè)計(jì)的過程中，我出現(xiàn)過許多問題，王瑾同事給了我許多專業(yè)方面的指導(dǎo)，并向我提出了很多建議和意見。在這次畢業(yè)設(shè)計(jì)和論文的撰寫中，我要感謝劉老師時(shí)刻關(guān)心我的畢業(yè)設(shè)計(jì)進(jìn)展情況。通過畢業(yè)設(shè)計(jì)，我不但學(xué)習(xí)到許多專業(yè)知識(shí)，同時(shí)還鍛煉了我在工作時(shí)的細(xì)心、耐心與虛心以及刻苦鉆研的精神，這不僅是為了完成這次畢業(yè)設(shè)計(jì)，更為我以后步入社會(huì)，走上工作崗位積累了寶貴的財(cái)富。例如DRC驗(yàn)證時(shí)出錯(cuò)率最高的就是層與層、鋁線與鋁線之間的間距，這就要求我在繪制版圖之前必須熟悉工藝規(guī)則；在LVS驗(yàn)證時(shí)，錯(cuò)誤主要表現(xiàn)在管子的尺寸和個(gè)數(shù)不匹配，端口連接不匹配等，這就要求我在繪制版圖的過程中藥認(rèn)真仔細(xì)。其次，在版圖的編輯過程中，我也學(xué)會(huì)合理布局，盡量減小版圖的面積，在減小版圖面積的同時(shí)還需要考慮整體版圖的美觀、布局對(duì)電路性能的影響以及布線等各方的因素。在版圖的繪制過程中，我也學(xué)到了不少知識(shí)。例如：增益、功耗、電壓擺幅、速度、線性度和噪聲等，它們之間相互影響，相互制約，我們可以選擇犧牲其中的一些參數(shù)，來獲取其他參數(shù)給電路帶來的優(yōu)良性能（如可犧牲高增益來獲取電路好的線性度，犧牲電壓擺幅可獲得低的電路功耗等）。在學(xué)習(xí)集成運(yùn)算放大器的工作原理時(shí)，我通過查閱資料，并結(jié)合在學(xué)校學(xué)過的專業(yè)知識(shí)，從簡單的單級(jí)放大器到差分放大器再到運(yùn)算放大器，逐步深入了解它們的工作原理。在所有的工藝完成之后在器件的最外層加一層保護(hù)層通常選用氮化硅來作為這層保護(hù)層。在硅集成電路中，金屬連線一般要滿足以下幾點(diǎn)要求：與摻雜硅或者多晶硅形成的歐姆接觸電阻要盡可能的小，從而提高電路的速度；金屬材料的抗電遷移性能好，可以在長期較高電流密度下符合，不致引起金屬失效；鍵合點(diǎn)可以長期工作。通孔用于一層金屬與二層金屬之間的連接，雙層互聯(lián)的通孔設(shè)計(jì)需要注意幾點(diǎn)規(guī)則：不能使用疊置類型的通孔；與第二層金屬的連線必須通過第一層金屬；通孔應(yīng)該是非垂直形狀，已取得較好的臺(tái)階覆蓋。：12. 金屬化及保護(hù)層雙層金屬流程一般需要5個(gè)步驟：接觸，一層金屬，通孔，二層金屬，最后一層是保護(hù)層。在硅片上再涂一層光刻膠，再采用重?fù)诫s的N型源漏離子注入。：11. 源漏注入在硅片上涂一層光刻膠，采用輕摻雜的N型源漏注入的掩膜版進(jìn)行光刻磷注入形成自對(duì)準(zhǔn)于多晶硅柵的輕摻雜源區(qū)和漏區(qū)。閾值的調(diào)整工藝包括在硅片上涂光刻膠，掩膜光刻，離子注入，最后除去氧化層。：9. 閾值調(diào)節(jié)硼調(diào)節(jié)閾值注入可以同時(shí)提高NMOS管的閾值電壓或者較低PMOS管的閾值電壓。大面積的硼溝道終止注入可以調(diào)整P型外延層上的厚場閾值電壓，光刻后再進(jìn)行磷溝道終止注入以確定阱區(qū)的厚場閾值電壓。：反型槽有兩個(gè)作用：1. 包圍基區(qū)，以防止增強(qiáng)氧化層的擴(kuò)散對(duì)基區(qū)造成過推結(jié)；2. 包圍肖特基接觸，允許基區(qū)和發(fā)射區(qū)的接觸刻蝕同時(shí)進(jìn)行。： N阱擴(kuò)散和深重?fù)诫sN區(qū)剖面圖5. 基區(qū)注入在硅片上生長一層厚度均勻的薄緩沖氧化層，使用基區(qū)掩膜版進(jìn)行光刻通過硼注入形成P型區(qū)，隨后再進(jìn)行退火工藝，然后通過高溫工藝完成基區(qū)推結(jié)并確定最終的結(jié)深。另一方面，N阱擴(kuò)散會(huì)影響PMOS管和雙極型晶體管的某些參數(shù)。4. N阱擴(kuò)散和深重?fù)诫sN區(qū)生長一層薄氧化層，進(jìn)行光刻并進(jìn)行磷離子注入，接著向下推結(jié)形成阱區(qū)擴(kuò)散，在阱與埋層接觸之前停止推結(jié)，以方便在制作工藝中適當(dāng)?shù)牟迦胫負(fù)诫sN型淀積。2. N型埋層很短時(shí)間的熱氧化就可以在整個(gè)硅片上生長一層薄氧化層，采用N型埋層可以對(duì)這層氧化層進(jìn)行光刻，并刻蝕N型雜質(zhì)注入的窗口。埋層與襯底結(jié)合時(shí)需要增加一次外延淀積工藝。為了進(jìn)一步提高BiCMOS電路的性能，滿足雙極型和CMOS兩種器件的不同要求，采用以雙阱工藝為基礎(chǔ)的BiCMOS結(jié)構(gòu)，這種結(jié)構(gòu)的特點(diǎn)是采用N型重?fù)诫s和P型重?fù)诫s的雙埋層，雙阱結(jié)構(gòu)，采用薄層外延來實(shí)現(xiàn)雙極型器件的高截止頻率和窄隔離寬度。這種結(jié)構(gòu)克服了以P阱CMOS工藝為基礎(chǔ)的BiCMOS結(jié)構(gòu)的缺點(diǎn)，而且還可以用此工藝獲得對(duì)高電壓，大電流很有用的縱向NPN管結(jié)構(gòu)。 以雙極型工藝為基礎(chǔ)的BiCMOS工藝1. 以雙極型工藝為基礎(chǔ)的P阱BiCMOS工藝該工藝采用成熟的PN結(jié)對(duì)通隔離技術(shù)。2. 以N阱CMOS為基礎(chǔ)的BiCMOS工藝在此工藝中，雙極型晶體管與PMOS在P阱中形成。這種工藝的有點(diǎn)主要表現(xiàn)在：（1） 工藝簡單；（2） MOS管的開啟電壓可以通過一次離子注入進(jìn)行調(diào)整；（3） NPN管自隔離。BiCMOS工藝把雙極器件和CMOS器件同時(shí)制作在同一芯片上，兼有模擬信號(hào)和數(shù)字信號(hào)的混合電路的要求，它綜合了雙極型高跨導(dǎo)，強(qiáng)負(fù)載驅(qū)動(dòng)能力和MOS器件高集成度，低功耗的優(yōu)點(diǎn)，使它們發(fā)揮各自的優(yōu)點(diǎn)，形成更具發(fā)展的工藝。這種工藝不僅集成度高，而且這些器件的性能穩(wěn)定，以滿足新應(yīng)用的需求。單一的MOS工藝和單一的雙極型工藝都不能同時(shí)滿足大規(guī)模集成電路在各個(gè)技術(shù)指標(biāo)方面的要求，因此一種新的技術(shù)工藝——BiCMOS工藝出現(xiàn)了。但此工藝的缺點(diǎn)是雖然模擬器件只占整個(gè)電路的很小部分，卻占用了設(shè)計(jì)精力的大部分。典型的混合信號(hào)集成電路一般包含90%—95%的數(shù)字電路和5%—10%的模擬電路。MOS工藝有：硅柵自對(duì)準(zhǔn)雙阱多層金屬鋁的COMS工藝、硅柵自對(duì)準(zhǔn)單阱單層金屬鋁的CMOS工藝、單阱鋁柵CMOS工藝、E/D MOS工藝、LDD工藝等。最早使用的雙極型工藝有：TTL工藝、ECL工藝等。3. 雙極型晶體管多采用多晶硅發(fā)射級(jí)結(jié)構(gòu)，發(fā)射級(jí)與MOS器件的柵極一起形成。 BiCMOS工藝的結(jié)構(gòu)特點(diǎn)1. 自對(duì)準(zhǔn)形成雙埋層以及雙阱，N阱用于制作PMOS管，NPN管和LPNP管， P阱用于制作NMOS管，VPNP管和一些器件之間的隔離。是將MOS晶體管和雙極性器件集成在同一塊芯片上的技術(shù)，其基本思想是：以MOS晶體管作為電路的主要器件單元，在要求驅(qū)動(dòng)大電容負(fù)載的地方加雙極型器件或其組成的電路。： LVS驗(yàn)證結(jié)果至此，版圖的驗(yàn)證工作基本完成。.再填上Rules File和Rules Library，即進(jìn)行LVS驗(yàn)證文件所對(duì)應(yīng)的工藝文件和工藝庫，在LVS中比較的是兩個(gè)網(wǎng)表，一個(gè)是schematic中，另一個(gè)是extracted，設(shè)置完之后就可以選擇run進(jìn)行LVS驗(yàn)證了。：再填上Rules File和Rules Library，即提取Extract文件所對(duì)應(yīng)的工藝文件和工藝庫，之后就可以選擇OK進(jìn)行提取了。： 集成電路后端設(shè)計(jì)流程 DRC驗(yàn)證在作DRC驗(yàn)證時(shí)，首先在Virtuoso Layout Editor編輯窗口中選擇Verify，：選擇其中的DRC選項(xiàng)，會(huì)彈出一個(gè)窗口，：在Switch name中選擇相對(duì)應(yīng)的工藝，再填上Rules File和Rules Library，即DRC驗(yàn)證所對(duì)應(yīng)的工藝文件和工藝庫，之后就可以選擇OK，系統(tǒng)就可以根據(jù)DRC驗(yàn)證規(guī)則運(yùn)行DRC了。所以通過DRC驗(yàn)證的版圖還要經(jīng)過電路與版圖的對(duì)應(yīng)檢查LVS（Layout Versus Schematic）的驗(yàn)證。有些版圖在畫好之后已經(jīng)通過DRC驗(yàn)證，但這并不能說明它不存在錯(cuò)誤。： 版圖驗(yàn)證的具體過程在版圖畫好之后，就要對(duì)其進(jìn)行驗(yàn)證。其宗旨是：盡量減小版圖的面積，方便各個(gè)器件之間的布線，使版圖美觀等。經(jīng)過調(diào)用和設(shè)置參數(shù)，可得到與電路圖參數(shù)一致的相對(duì)應(yīng)的器件版圖，：如上步驟，再依次對(duì)NMOS管，電容和電阻進(jìn)行調(diào)用并設(shè)置參數(shù)。1. 建立NMOS管的底層版圖單元，：在系統(tǒng)的庫中調(diào)出NMOS管的版圖，保存在所建的layoutnmos單元中，：圖 2. 建立PMOS管的底層版圖單元，：在系統(tǒng)的庫中調(diào)出PMOS管的版圖，保存在所建的layoutpmos單元中，：3. 建立電阻的底層版圖單元，：在系統(tǒng)的庫中調(diào)出電阻的版圖，保存在所建的layoutres單元中，：4. 建立電的底層版圖單元，：在系統(tǒng)的庫中調(diào)出電容的版圖，保存在所建的layoutcap單元中，： 編輯電路版圖使用上面建立的NMOS單元，PMOS單元，電容單元和電阻單元4個(gè)底層單元，在layout單元中編輯整個(gè)電路的版圖。 建立版圖單元圖 在自己所建的庫中建立版圖編輯單元layout單元。 編輯版圖 版圖編輯工作是在Virtuoso工具中進(jìn)行的。 完成版圖經(jīng)過檢查確認(rèn)版圖設(shè)計(jì)正確無誤后，就可以生成GDSII或CIF文件。 版圖的整體檢查這一步主要是在電路的外圍做焊盤和保護(hù)環(huán)。這三種寄生參數(shù)會(huì)給電路帶來以下影響：（1） 引入噪聲，影響電路的穩(wěn)定性和可靠性。 寄生參數(shù)的提取和后仿真在制作實(shí)際電路的過程中，通常會(huì)產(chǎn)生三種寄生參數(shù)：寄生電容（主要由金屬連線和摻雜引起），寄生電阻（主要由金屬和多晶硅的布局引起）和寄生電感。3. LVS驗(yàn)證 這一步主要是對(duì)版圖或者電路原理圖進(jìn)行修改，是各個(gè)元件和它們之間的連接關(guān)系一一對(duì)應(yīng)。Extract 是系統(tǒng)根據(jù)工藝文件和版圖提取版圖的電路特性，即辨認(rèn)版圖中的器件，如：NMOS管，PMOS管，電容和電阻等。2. 執(zhí)行EXT 這一步主要是對(duì)版圖進(jìn)行電路拓?fù)浣Y(jié)構(gòu)，元件及器件參數(shù)的提取。運(yùn)行DRC時(shí)，程序就會(huì)按照DIVA規(guī)則檢查文件運(yùn)行，當(dāng)發(fā)現(xiàn)錯(cuò)誤時(shí)，在出錯(cuò)的地方標(biāo)上記號(hào)，并做出具體的解釋。在畫版圖的時(shí)候要不時(shí)的對(duì)版圖進(jìn)行DRC檢查，并及時(shí)進(jìn)行修改，因?yàn)樵谧鯠RC的修改時(shí)往往會(huì)改變版圖的尺寸大小。這樣使得電路的結(jié)構(gòu)更加嚴(yán)謹(jǐn)，層次分明。我們通常采用自上而下的設(shè)計(jì)思路，即從最小模塊到整個(gè)電路的版圖設(shè)計(jì)需要建立多個(gè)設(shè)計(jì)單元。焊盤的合理布局對(duì)與系統(tǒng)內(nèi)部各信號(hào)之間的連接非常重要，其布局還應(yīng)該便于測試，再有就是以減小版圖面積，節(jié)省成本為出發(fā)點(diǎn)。這個(gè)布局應(yīng)該以功能框圖或電路原理圖為參考，使它們在布局上大體一致，然后在根據(jù)各個(gè)模塊版圖面積的大小進(jìn)行適當(dāng)?shù)恼{(diào)整。若是雙極型的線性電路，需增加一個(gè)在摸索工藝條件時(shí)可直接用探針檢測的NPN、PNP樣管。完整的版圖：有制造掩膜版的各個(gè)層（一般都有十多層），遵守工藝制造水平的設(shè)計(jì)規(guī)則，其結(jié)構(gòu)分版圖內(nèi)部（各種門電路、D觸發(fā)器、加法器、RAM、ROM等）、外圍、輸入、輸出、壓點(diǎn)（主要是輸入、輸出端口，以及其端口的順序）、電路代號(hào)、版序、對(duì)圖符號(hào)、版圖設(shè)計(jì)時(shí)間、劃片距離、制版檢查標(biāo)記等。版圖的設(shè)計(jì)既要符合集成電路的功能、電