215215215芯片用戶手冊(cè)(參考版)
2025-06-28 05:26本頁(yè)面
【正文】 輸入輸出管腳等效電路（Equivalent Circuits of Inputs and Outputs）圖7 輸入輸出端口等效電路3 芯片的封裝LXY28162采用SOP－8封裝，具體尺寸如下圖所示：圖8 芯片封裝尺寸信息圖9 SSOP24芯片封裝尺寸信息13 / 13。 VDS必須確保VLED＝5V時(shí)， PD (act) PD (max) when VLED=5V and VDS=VLED–VF, in which VLED is the load supply voltage. 在這種情況下，建議降低VDS，可以適當(dāng)在LED輸出端串接一個(gè)調(diào)解電阻或齊納（Zener）二極管，以降低VDS至VDS=(VLED–VF)–VDROP，如下圖所示：圖6 LED供電電路圖示 開(kāi)關(guān)噪聲抑制（Switching Noise Reduction）LED驅(qū)動(dòng)IC經(jīng)常處于開(kāi)關(guān)工作狀態(tài)，這樣由于PCB等寄生電感，會(huì)產(chǎn)生較大的噪聲，影響產(chǎn)品的性能，必須在外圍電路、PCB設(shè)計(jì)時(shí)考慮。一旦過(guò)熱后，芯片會(huì)恢復(fù)正常狀態(tài)。當(dāng)過(guò)熱保護(hù)控制位置高，芯片的溫度超過(guò)節(jié)溫閾值(約150℃)時(shí)，過(guò)熱錯(cuò)誤標(biāo)志立即被置位，過(guò)熱保護(hù)功能啟動(dòng)，降所有通道的輸出電流降至25％。建議PCB的面積（L2xW2）是芯片封裝面積（L1xW1）的4倍。 功耗（Package Power Dissipation ）封裝能夠允許的最大功耗為PD(max)=(Tj–Ta)/Rth(ja).當(dāng)16個(gè)通道同時(shí)導(dǎo)通時(shí)，芯片的實(shí)際功耗為PD(act)=(IDDxVDD)+(IOUTxDutyxVDSx16).必須確保實(shí)際功耗小于最大功耗PD (act)≤PD (max), 因此封裝允許的一個(gè)周期最大輸出電流為IOUT={[(Tj–Ta)/Rth(ja)]–(IDDxVDD)}/ (DutyxVDSx16), （ Tj=150176。IOUT與REXT由下述關(guān)系（關(guān)系圖如下）：VREXT=。3%.2) 另外，輸出端口的電流特性隨電壓變化小，如下圖所示，輸出電流隨LED饋通電壓的變化幾乎不變化，這樣保證LED的亮度一致。具體為：1) 典型的通道間輸出電流差異小于177。當(dāng)溫度高于150℃時(shí)，E比特置位，然后當(dāng)顯示數(shù)據(jù)位所存時(shí)置位傳送到移位寄存器中，然后通過(guò)寄存器按照順序從SDO串行輸出。C 開(kāi)關(guān)特性（VDD＝5V）表4 開(kāi)關(guān)特性表特性指標(biāo)符號(hào)測(cè)試條件最小典型最大單位 建立時(shí)間SDI DCLK↑ tSU01nsLE↑ – DCLK↑ tSU11nsLE↓ – DCLK↑ tSU25ns保持時(shí)間DCLK↑ SDI tH03nsDCLK↑ LE↓ tH17ns傳輸延遲時(shí)間 DCLK SDO (可選擇) tPD0VDD= VIH=VDD VIL=GND 51020ns152030ns253040nsDCLK 下降緣輸出GCLK – OUT8n tPD1*75ns Stagg
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1