【正文】 8用邏輯們和cmos電路實(shí)現(xiàn)ab+cd90、畫出CMOS電路的晶體管級電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)9畫出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之9畫出一種CMOS的D鎖存器的電路圖和版圖9什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？9硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？9畫出CMOS晶體管的CROSSOVER圖，給出所有可能的傳輸特性和轉(zhuǎn)移特（Infineon筆試試題）9寫出N阱CMOS的process流程,并畫出剖面圖9畫pbulk 的nmos截面圖9寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用9unix 命令 。 8畫出CMOS的圖，畫出towtoone mux gate。8用卡諾圖寫出邏輯表達(dá)式。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。并畫出一個晶體管級的運(yùn)放電路7用運(yùn)算放大器組成一個10倍的放大器80、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點(diǎn)的rise/fall時間8你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，而CMOS則是有在12V的有在5V的。此外，還要測試輸入電壓發(fā)生變化時輸出電壓和 輸出電流的變化。輸出電壓噪聲抑制比：這個也許需要更精確的儀器去測了，我不是很懂，希 望大家指教。由于手機(jī) 是電池供電，因此測試該 LDO 芯片是最好選用鋰電池給芯片供電。7Please draw schematic of a mon SRAM cell with 6 transistors，point out which nodes can store data and which node is word line control7有一個 LDO 芯片將用于對手機(jī)供電，需要你對它進(jìn)行評估，你將如何設(shè)計你的測試項(xiàng)目LDO 為低壓差線性穩(wěn)壓器，這里將其用于對手機(jī)供電。PCI 總線可以分為 32 位總線和 64 位總線 兩種，一般 PC 機(jī)使用 32 位 PCI 總線，服務(wù)器和高級工作站都帶有 64 位 PCI 總 線。7PCI 總線的含義是什么，PCI 總線的主要特點(diǎn)是什么PCI 的英文全稱為 Peripheral Component Interconnect。如果想設(shè)計 15 進(jìn)制，只要在 QD QC QB QA=1110 時將 CLRN 置低即可。下面簡單介紹下 74LS161，下圖為 74LS161 的原理圖：管腳說明： A、B、C、D：數(shù)據(jù)輸入端 QA、QB、QC、QD：數(shù)據(jù)輸出端 RCO：進(jìn)位輸出端 CLRN：異步清零端，低電平有效 LDN：同步并行置入控制端，低電平有效 ENT、ENP：計數(shù)控制端，高電平有效。 7用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的 7 進(jìn)制循環(huán)計數(shù)器，15 進(jìn)制的呢這里選擇用十六進(jìn)制計數(shù)器 74LS161 實(shí)現(xiàn)，原理很簡單：用 74LS161 實(shí)現(xiàn)N(N16)進(jìn)制計數(shù)器，只需當(dāng)計數(shù)器從 0000 增加到 N1 時讓 74LS161 清零即可。在結(jié)構(gòu)上，DSP 一般采用哈佛結(jié)構(gòu)，即數(shù)據(jù)緩存和指令緩存相分開。嵌入式 DSP 處理器有兩個發(fā)展來源，一是 DSP 處理器經(jīng)過單片化、EMC 改造、增加片上外設(shè)成為嵌入式 DSP 處理器，TI 的 TMS320C2000 /C5000 等屬 于此范疇；二是在通用單片機(jī)或 SOC 中增加 DSP 協(xié)處理器，例如 Intel 的 MCS296 和 Infineon(Siemens)的 TriCore。嵌入式 DSP 處理器(Embedded Digital Signal Processor, EDSP)對系統(tǒng)結(jié)構(gòu)和 指令進(jìn)行了特殊設(shè)計，使其適合于執(zhí)行 DSP 算法，編譯效率較高，指令執(zhí)行速 度也較高。Buffer(緩沖)是為了提高內(nèi)存和硬盤(或 其他 I/0 設(shè)備)之間的數(shù)據(jù)交換的速度而設(shè)計的。事實(shí)上任何一種移位寄存器型計數(shù)器的結(jié)構(gòu)都可表示為如下圖所示的一般形式。70、實(shí)現(xiàn) N 位 Johnson Counter，N=5首先給大家解釋下 Johnson Counter，Johnson Counter 即約翰遜計數(shù)器，又稱扭環(huán)形計數(shù)器，是移位寄存器型計數(shù)器的一種。6How many flipflop circuits are needed to divide by 16 (Intel) 6用 filpflop 和 logicgate 設(shè)計一個 1 位加法器，輸入 carryin 和 currentstage， 輸出 carryout 和 nextstage.考設(shè)計具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來很簡單，只要將輸入和輸出各加一個觸發(fā)器 作為數(shù)據(jù)鎖存器即可，也就是需要 4 個觸發(fā)器。6latch 與 register 的區(qū)別，為什么現(xiàn)在多用 register。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”6LATCH 和 DFF 的概念和區(qū)別本題即問 D 鎖存器與 D 觸發(fā)器的概念與區(qū)別。鎖存器：一位觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。基于以上分析，下圖給出用與非門實(shí)現(xiàn)的電路： 6用邏輯門畫出 D 觸發(fā)器6簡述 latch 和 filpflop 的異同本題即問鎖存器與觸發(fā)器的異同。非門既可以單獨(dú)實(shí)現(xiàn)，也可 以用與非門實(shí)現(xiàn)(將兩輸入端接在一起即可)下圖(a)和(b)分別為用CMOS 實(shí)現(xiàn)的非門和與非門
6利用 4 選 1 數(shù)據(jù)選擇器實(shí)現(xiàn) F(x,y,z)=xz+yz’6A、B、C、D、E 進(jìn)行投票，多數(shù)服從少數(shù)，輸出是 F(也就是如果 A、B、C、D、E 中 1 的個數(shù)比 0 多，那么 F 輸出為 1，否則 F 為 0)，用與非門實(shí)現(xiàn)，輸入 數(shù)目沒有限制記 A 贊成時 A=1，反對時 A=0；B 贊成時 A=1，反對時 B=0；C、D、E 亦 是如此。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序 問題。 它不需要輸入向量就能窮盡所有的路徑，且運(yùn)行速度很快、占用內(nèi)存較少，不僅 可以對芯片設(shè)計進(jìn)行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化 設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗(yàn)證中。關(guān)于保持時間的理解就是，在觸發(fā)器 D2 的輸入信號還處在保持時間的時候，如果觸發(fā)器 D1 的輸出已經(jīng)通過組合邏輯到達(dá) D2 的輸入端的話，將會破壞 D2本來應(yīng)該保持的數(shù)據(jù)5給出某個一般時序電路的圖，有 Tsetup、Tdelay、Tckq，還有 clock 的 delay， 寫出決定最大時鐘的因素，同時給出表達(dá)式T+TclkdealyTsetup+Tco+Tdelay； TholdTclkdelay+Tco+Tdelay；60、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點(diǎn)。Tsetup ：建立時間Thold ：保持時間 Tclk ：時鐘周期建立時間容限：相當(dāng)于保護(hù)時間，這里要求建立時間容限大于等于 0。Tffpd ：觸發(fā)器的輸出響應(yīng)時間，也就是觸發(fā)器的輸出在 clk 時鐘上升沿到來 后多長的時間內(nèi)發(fā)生變化并且穩(wěn)定，也可以理解為觸發(fā)器的輸出延時。問，觸發(fā)器 D2 的建立時間 T3 和保 持時間 T4 應(yīng)滿足什么條件首先說下建立時間和保持時間的定義。5時鐘周期為 T，觸發(fā)器 D1 的建立時間最大為 T1max，最小為 T1min。異步復(fù)位對復(fù)位信號要求比較高，不能 有毛刺，如果其與時鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。(5) 網(wǎng)絡(luò)與通信管理5IC 設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別 同步復(fù)位在時鐘沿才復(fù)位信號，完成復(fù)位動作。在現(xiàn)代計算機(jī)中， 通常把程序和數(shù)據(jù)以文件形式存儲在外存儲器(又叫輔存儲器)上，供用戶使用， 這樣，外存儲器上保存了大量文件，對這些文件如不能采取良好的管理方式，就 會導(dǎo)致混亂或破壞，造成嚴(yán)重后果。(3) 設(shè)備管理：設(shè)備管理的主要任務(wù)是管理各類外圍設(shè)備，完成用戶提出的 I/O 請求，加快 I/O 信息的傳送速度，發(fā)揮 I/O 設(shè)備的并行性，提高 I/O 設(shè)備的 利用率，以及提供每種設(shè)備的設(shè)備驅(qū)動程序和中斷處理程序，為用戶隱蔽硬件細(xì) 節(jié)，提供方便簡單的設(shè)備使用方法。處理器是計算機(jī)系統(tǒng)中一種稀有和寶 貴的資源，應(yīng)該最大限度地提高處理器的利用率。硬件只能發(fā)現(xiàn)中斷 事件，捕捉它并產(chǎn)生中斷信號，但不能進(jìn)行處理，配置了操作系統(tǒng)，就能對中斷事件進(jìn) 行處理。資源管理是操作系統(tǒng)的一項(xiàng)主要任務(wù)，而控制程序執(zhí)行、擴(kuò)充機(jī)器功能、提 供各種服務(wù)、方便用戶使用、組織工作流程、改善人機(jī)界面等等都可以從資源管 理的角度去理解。由于在排序過程中總是小數(shù)往前放，大數(shù)往后放，相當(dāng)于氣泡往上升，所以稱 作冒泡排序。重復(fù)以上過程，仍從第一對數(shù)開始比較(因?yàn)?可能由于第 2 個數(shù)和第 3 個數(shù)的交換，使得第 1 個數(shù)不再小于第 2 個數(shù))，將小 數(shù)放前，大數(shù)放后，一直比較到最大數(shù)前的一對相鄰數(shù)，將小數(shù)放前，大數(shù)放后， 第二趟結(jié)束，在倒數(shù)第二個數(shù)中得到一個新的最大數(shù)。即首先比較第 1 個和第 2 個數(shù)，將小數(shù)放前，大數(shù)放后。FIR 濾波器則要靈活得多。FIR 濾波器則一般沒有