【正文】 28。1 c微命令； g :0 無操作, 1 g微命令； 2abcefhdij各字段編碼分配如下： a：0 無操作，1 a微命令； 則：微指令操作控制字段格式安排如下： 現(xiàn)找出的互斥組有：cfj，dij，efh，fhi，bgj，ehj，efj……等等。另外，由分析可知，在4分組的互斥組中，3個(gè)一組的微命令互斥組對控制位的壓縮作用最明顯。解：為使設(shè)計(jì)出的微指令操作控制字段最短，并且保持微指令本身內(nèi)在的并行性，應(yīng)采用混合編碼法。直接編碼的微指令只是最典型的一種。174。W T1 (PC+1)ALU 執(zhí)行周期2：T0 ALU174。MDRT2 MDR174。 MAR，1174。CT1 +T2 ALU174。MDRT2 MDR174。 MAR，1174。IR,OP(IR) 174。MDR，PC+1174。MAR，1174。 解：設(shè)采用單總線結(jié)構(gòu)的CPU數(shù)據(jù)通路如下圖所示，且ALU輸入端設(shè)兩個(gè)暫存器C、D（見17題圖）。MDR，1174。 PC，MDR174。 由于題意中沒有給出確切的數(shù)據(jù)通路結(jié)構(gòu)，故上述節(jié)拍分配方案的并行性較低。EINTMDR， 174。1174。SPT4 PSW174。W，SP+1 M（MAR）T3 SP174。 0 SPT1 解：設(shè)軟件查詢程序首址為0號(hào)內(nèi)存單元，則中斷隱指令的微操作命令及節(jié)拍安排如下： T0 MAR，相應(yīng)控制信號(hào)為PCo和MARi。（4）凡是需要經(jīng)過總線實(shí)現(xiàn)寄存器之間的傳送，需要在流程圖中注明，如PC174。（2）“SUB X,D”指令字中X為變址寄存器XR，D為形式地址。假設(shè)指令地址已存于PC中，畫出“LDA *D”和“SUB X,D”指令周期信息流程圖，并列出相應(yīng)的控制信號(hào)序列。R2，寄存器間接尋址) （2）SUB R1,mem ； ((R1)((mem)) 174。要求從取指令開始，寫出完成下列指令所需的全部微操作和控制信號(hào)。 （1） ADD B，C指令流程及微命令序列如下：B) （2）SUB A,H ((AC)(H) 174。要求從取指令開始，寫出完成下列指令所需的全部微操作和控制信號(hào)。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)操作（如CPU內(nèi)部各操作）在同步時(shí)序信號(hào)的控制下進(jìn)行，少數(shù)時(shí)間難以確定的微操作（如涉及I/O操作）采用異步控制。答：同步控制是指任何一條指令或指令中任何一個(gè)微操作的執(zhí)行都是事先確定的，并且都受同一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的方式。 機(jī)器平均運(yùn)行速度 = 1/≈(2)時(shí)鐘周期 = 1/6MHz≈ 指令平均運(yùn)行周期數(shù) = 247。 4=CPU主頻=1/=8MHz8. 某計(jì)算機(jī)的主頻為6MHz，各類指令的平均執(zhí)行時(shí)間和使用頻度如下表所示，試計(jì)算該機(jī)的速度（單位用MIPS表示），若上述CPU芯片升級(jí)為10MHz，則該機(jī)的速度又為多少？指令類別存取加、減、比較、轉(zhuǎn)移乘除其它平均指令執(zhí)行時(shí)間10181。 若要得到平均每秒80萬次的指令執(zhí)行速度，則:平均指令周期=1/=106=機(jī)器周期=247。 平均指令執(zhí)行速度=1/4181。當(dāng)芯片改變后：機(jī)器周期=4=平均指令周期==4181。 每個(gè)指令周期所含機(jī)器周期個(gè)數(shù)=106s /106s = 時(shí)鐘周期=1/10MHz=106s機(jī)器周期=106s4=106s 7. 某CPU的主頻為10MHz，若已知每個(gè)機(jī)器周期平均包含4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為1MIPS，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期？，則計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若要得到平均每秒80萬次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的CPU芯片？解：先通過主頻求出時(shí)鐘周期時(shí)間，再進(jìn)一步求出機(jī)器周期和平均指令周期。6. 設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？由此可得出什么結(jié)論？解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。 =5個(gè)B機(jī)時(shí)鐘周期 =1/12MHz187。B機(jī)參數(shù)的算法與A機(jī)類似。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與數(shù)據(jù)通路結(jié)構(gòu)、時(shí)序分配方案、ALU運(yùn)算能力、指令功能強(qiáng)弱等多種因素有關(guān)，要看綜合效果。3. 什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系？答：CPU每取出并執(zhí)行一條指令所需的全部時(shí)間叫指令周期；機(jī)器周期是在同步控制的機(jī)器中，執(zhí)行指令周期中一步相對完整的操作（指令步）所需時(shí)間，通常安排機(jī)器周期長度等于主存周期；時(shí)鐘周期是指計(jì)算機(jī)主時(shí)鐘的周期時(shí)間，它是計(jì)算機(jī)運(yùn)行時(shí)最基本的時(shí)序單位，對應(yīng)完成一個(gè)微操作所需時(shí)間，通常時(shí)鐘周期等于計(jì)算機(jī)主頻的倒數(shù)。CPU執(zhí)行程序的軌跡圖如下：第九章2. 控制單元的功能是什么？其輸入受什么控制？答：控制單元的主要功能是發(fā)出各種不同的控制信號(hào)。設(shè)A、B、C中斷服務(wù)程序的執(zhí)行時(shí)間均為20m s。 B174。解：各中斷源屏蔽狀態(tài)見下表：中斷源屏蔽字01234I010010I111111I210110I300010I410111表中：設(shè)屏蔽位=1，表示屏蔽；屏蔽位=0，表示中斷開放。L0174。L4174。L3174。 L1174。解：A、B、C、D的響優(yōu)先級(jí)即處理優(yōu)先級(jí)。若中斷服務(wù)程序的執(zhí)行時(shí)間為20181。當(dāng)INT=1時(shí)，進(jìn)入中斷周期，執(zhí)行中斷隱指令的操作。其狀態(tài)可由開、關(guān)中斷等指令設(shè)置。EINT——中斷允許觸發(fā)器，CPU中的中斷總開關(guān)。分析如下： 假設(shè)IF、ID、EX、WR每個(gè)階段耗時(shí)為t，則連續(xù)執(zhí)行n條指令采用二級(jí)流水線時(shí)，耗時(shí)為：4t+(n1)2t=(2n+2)t采用四級(jí)流水線時(shí)，耗時(shí)為：4t+(n1)t=(n+3)t在n1時(shí)，n+32n+2，可見四級(jí)流水線耗時(shí)比二級(jí)流水線耗時(shí)短，因此更能提高處理機(jī)速度。8. 什么是指令流水？畫出指令二級(jí)流水和四級(jí)流水的示意圖，它們中哪個(gè)更能提高處理機(jī)速度，為什么？答：指令流水是指將一條指令的執(zhí)行過程分為n個(gè)操作時(shí)間大致相等的階段，每個(gè)階段由一個(gè)獨(dú)立的功能部件來完成，這樣n個(gè)部件就可以同時(shí)執(zhí)行n條指令的不同階段，從而大大提高CPU的吞吐率。粗粒度并行是指在多個(gè)處理機(jī)上分別運(yùn)行多個(gè)進(jìn)程，由多臺(tái)處理機(jī)合作完成一個(gè)程序，一般用算法實(shí)現(xiàn)。即在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩個(gè)或兩個(gè)以上性質(zhì)相同或性質(zhì)不同的功能，只要在時(shí)間上存在相互重疊，就存在并行性。7. 什么叫系統(tǒng)的并行性？粗粒度并行和細(xì)粒度并行有何區(qū)別？答：所謂并行性包含同時(shí)性和并發(fā)性。5. 中斷周期前是什么階段？中斷周期后又是什么階段？在中斷周期CPU應(yīng)完成什么操作？答：中斷周期前是執(zhí)行周期，中斷周期后是取指周期。其次選擇好描述數(shù)據(jù)流的方法，無論采用什么樣的表達(dá)方式，其關(guān)鍵都要能清楚地反映數(shù)據(jù)在通路上流動(dòng)的順序，即強(qiáng)調(diào)一個(gè)“流”字。 （1）LDAX指令周期數(shù)據(jù)流程圖：（2）中斷周期流程圖如下： 常用的數(shù)據(jù)通路結(jié)構(gòu)方式有直接連線、單總線、雙總線、三總線等形式，目前大多采用總線結(jié)構(gòu)，直接連線方式僅適用于結(jié)構(gòu)特別簡單的機(jī)器中。 （2）畫出中斷周期的數(shù)據(jù)流。 （1）畫出完成間接尋址的取數(shù)指令LDAX（將主存某地址單元X的內(nèi)容取至AC中）的數(shù)據(jù)流（從取指令開始）。4. 設(shè)CPU內(nèi)有下列部件：PC、IR、SP、AC、MAR、MDR和CU。3. 畫出指令周期的流程圖，分析說明圖中每個(gè)子周期的作用。 答：。 基址尋址可訪問存儲(chǔ)空間為：232字。（2）如采用基址尋址，則指令格式中應(yīng)給出基址寄存器號(hào)，以指定哪一個(gè)通用寄存器用作基址寄存器。 假設(shè)指令字長等于機(jī)器字長，試回答以下問題： 總之，不論采取何種方式，最終得到的實(shí)際地址應(yīng)是22位。 （8）為使一條轉(zhuǎn)移指令能轉(zhuǎn)移到主存的任一位置，尋址范圍須達(dá)到4M，除了采用(7) 方案一中的雙字長一地址指令的格式外，還可配置22位的基址寄存器或22位的變址寄存器，使EA = (BR) + A （BR為22位的基址寄存器)或EA =（IX）+ A(IX為22位的變址寄存器)，便可訪問4M存儲(chǔ)空間。指令尋址方式中增設(shè)頁面尋址。 方案三：在采用單字長指令（16位）格式時(shí)，還可通過頁面尋址方案使指令尋址范圍擴(kuò)大到4M。26 + EA 注：段尋址方式由硬件隱含實(shí)現(xiàn)。在完成指令尋址方式所規(guī)定的尋址操作后，得有效地址EA（6位），再由硬件自動(dòng)完成段尋址，最后得22位物理地址。 方案二：如果仍采用單字長指令（16位）格式，為使指令尋址范圍擴(kuò)大到4M，可通過段尋址方案實(shí)現(xiàn)。（7）方案一：為使指令尋址范圍可擴(kuò)大到4M，需要有效地址22位，此時(shí)可將單字長一地址指令的格式改為雙字長，如下圖示：OP（7位）MOD（3位）A（高6位）A（低16位）變址尋址由于變址寄存器的內(nèi)容由用戶給定，而且在程序的執(zhí)行過程中允許用戶修改，而其形式地址始終不變，故變址尋址的指令便于用戶編制處理數(shù)組問題的程序。 （6）上述六種尋址方式中，因立即數(shù)由指令直接給出，故立即尋址的指令執(zhí)行時(shí)間最短。 （3）由于存儲(chǔ)字長為16位，故一次間址的尋址范圍為216；若多次間址，需用存儲(chǔ)字的最高位來區(qū)別是否繼續(xù)間接尋址，故尋址范圍為（4）立即數(shù)的范圍為32——31（有符號(hào)數(shù)），或0——63（無符號(hào)數(shù)）。 解：（1）單字長一地址指令格式： （3）一次間址和多次間址的尋址范圍；16位，且存儲(chǔ)字長等于指令字長，若該機(jī)指令系統(tǒng)可完成108種操作，操作碼位數(shù)固定，且具有直接、間接、變址、基址、相對、立即等六種尋址方式，試回答：（1）畫出一地址指令格式并指出各字段的作用；(IX)+12）先間址再變址尋址過程簡單示意如下：EA=(IX)+(A)，IX174。 解：1）先變址再間址尋址過程簡單示意如下： 略。答：略。1時(shí)（N/26 + M/212 向上取整），K最大，則二地址指令最多有：Kmax=161=15種（只留一種編碼作擴(kuò)展標(biāo)志用。若零地址指令有M條，一地址指令有N種，則二地址指令最多有幾種？若操作碼位數(shù)可變，則二地址指令最多允許有幾種？解：1）若采用定長操作碼時(shí)，二地址指令格式如下：OP（4位）A1（6位）A2（6位）設(shè)二地址指令有K種，則：K=24MN當(dāng)M=1（最小值），N=1（最小值）時(shí)，二地址指令最多有：Kmax=1611=14種3） 若采用變長操作碼時(shí)，二地址指令格式仍如1）所示，但操作碼長度可隨地址碼的個(gè)數(shù)而變。答：對于二地址指令而言，操作數(shù)的物理地址可安排在寄存器內(nèi)、指令中或內(nèi)存單元內(nèi)等。在一地址指令中，另一個(gè)操作數(shù)的地址通?？刹捎肁CC隱含尋址方式獲得。4. 零地址指令的操作數(shù)來自哪里？？各舉一例說明。2. 什么叫尋址方式？為什么要學(xué)習(xí)尋址方式？答：參看P310。 七 6）單重分組跳躍進(jìn)位是并行進(jìn)位和串行進(jìn)位技術(shù)的結(jié)合；雙重分組跳躍進(jìn)位是二級(jí)并行進(jìn)位技術(shù)；特別注意在位數(shù)較少時(shí)，雙重分組跳躍進(jìn)位可以采用全先行進(jìn)位技術(shù)實(shí)現(xiàn)；位數(shù)較多時(shí)，可采用雙重分組跳躍進(jìn)位和串行進(jìn)位技術(shù)結(jié)合實(shí)現(xiàn)。 4）181為4位片，無法5533分組，只能4444分組； 2）為強(qiáng)調(diào)可比性，5533分組時(shí)不考慮扇入影響； 結(jié)論：雙重分組并行進(jìn)位的最長進(jìn)位時(shí)間只與組數(shù)和級(jí)數(shù)有關(guān)，與組內(nèi)位數(shù)無關(guān)。 4—4—4—4分組的進(jìn)位時(shí)間=180。 5—5—3—3分組的進(jìn)位時(shí)間=180。 5—5—3—3分組的16位雙重分組并行進(jìn)位鏈框圖如下： 解：（1）4—4—4—。 [xy]補(bǔ)=00，101； 010（1）=00，100； 101 （尾數(shù)左規(guī)1次，階碼減1）4）舍入：[x+y]補(bǔ)=00