【正文】 芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其他門電路（門電路自定）。片字?jǐn)?shù)減片位數(shù)均按2的冪變化。 a = 16，b = 8，總和 = 16+8 = 24；13. 設(shè)有一個(gè)64K8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡(jiǎn)稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。要求將64K分成4個(gè)頁面，每個(gè)頁面分16組，指出共需多少片存儲(chǔ)芯片。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼。分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間。答：略。存儲(chǔ)器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字長(zhǎng)32位，不是16位。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。主存輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。三態(tài)門2受T2＋T3控制，以確保T2時(shí)刻A→總線，以及T3時(shí)刻總線→接收門2→B。12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1） 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；（2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D→總線；T1時(shí)刻完成總線→A；T2時(shí)刻完成A→總線；T3時(shí)刻完成總線→B。8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。6. 試比較同步通信和異步通信。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。3. 什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23，否，P36第3章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：。2. 舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR) →CU，Ad(IR) →MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR， OP(IR) →CU，Ad(IR) →MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假設(shè)主存容量256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。MQ：MultiplierQuotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。指令字長(zhǎng)：一條指令的二進(jìn)制代碼位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。7. 解釋下列概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。解：P9108. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR：Memory Address Register，存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。9. 畫出主機(jī)框圖，分別以存數(shù)指令“STA M”和加法指令“ADD M”（M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如→①）。10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：l 通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。答：P46。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play：即插即用，EISA、PCI等具有此功能。解：（1）由T打開三態(tài)門將 D寄存器中的內(nèi)容送至總線bus，由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到 A、B、C寄存器中。T0、TTT3波形圖如圖（2）所示。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。4. 說明存取周期和存取時(shí)間的區(qū)別。（注：1ns=109s）6. 某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。（參看課件）9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。異步式：是集中式和分散式的折衷?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。解：設(shè)采用SRAM芯片，則：總片數(shù) = （64K8位） / （10244位）= 642 = 128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。解：存儲(chǔ)基元總數(shù) = 64K8位 = 512K位 = 219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。 …… 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗(yàn)位分別為ccc3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第4位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c3=b3⊕b2⊕b1當(dāng)有效信息為1100時(shí)，c3c2c1=011,漢明碼為1110100。18. 已知收到的漢明碼（按配偶原則配置）為1100100、1100111100000、1100001，檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？解：假設(shè)接收到的漢明碼為：c1’c2’b4’c3’b3’b2’b1’糾錯(cuò)過程如下：P1=c1’⊕b4’⊕b3’⊕b1’P2=c2’⊕b4’⊕b2’⊕b1’P3=c3’⊕b3’⊕b2’⊕b1’如果收到的漢明碼為1100100，則p3p2p1=011，說明代碼有錯(cuò)，第3位（b4’）出錯(cuò)，有效信息為：1100如果收到的漢明碼為1100111，則p3p2p1=111，說明代碼有錯(cuò)，第7位（b1’）出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000，則p3p2p1=110，說明代碼有錯(cuò)，第6位（b2’）出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001，則p3p2p1=001，說明代碼有錯(cuò)，第1位（c1’）出錯(cuò)，有效信息為：000122. 某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線。將指令Cache和數(shù)據(jù)Cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。30. 一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。寫出51/1227/1024所對(duì)應(yīng)的機(jī)器數(shù)。 設(shè)機(jī)器數(shù)采用一位符號(hào)位，答案均用十進(jìn)制表示。 （3）補(bǔ)碼表示的定點(diǎn)小數(shù)。 無符號(hào)小數(shù)：0 —— 1 216 ，即：0 —— ； （2）原碼定點(diǎn)小數(shù)：1 + 215——1 215 ，即： —— （3）補(bǔ)碼定點(diǎn)小數(shù)： 1——1 215 ，即：1——（4）補(bǔ)碼定點(diǎn)整數(shù)：215——215 1 ，即：32768——32767（5）原碼定點(diǎn)整數(shù)：215 + 1——215 1，即：32767——32767（6）據(jù)題意畫出該浮點(diǎn)數(shù)格式，當(dāng)階碼和尾數(shù)均采用原碼，非規(guī)格化數(shù)表示時(shí)：最大負(fù)數(shù)= 1，11 111； 000 001 ，即 29180。231最大正數(shù)= 0，11 111； 111 111，即 （129）180。231（7）當(dāng)機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式時(shí)，若不考慮隱藏位，則最大負(fù)數(shù)=1，00 000； 111 111，即 21180。232最大正數(shù)=0，11 111； 111 111，即 （129）180。23117. 設(shè)機(jī)器數(shù)字長(zhǎng)為8位（包括一位符號(hào)位），對(duì)下列各機(jī)器數(shù)進(jìn)行算術(shù)左移一位、兩位，算術(shù)右移一位、兩位，討論結(jié)果是否正確。解：算術(shù)左移一位： [x1]原= 0100；正確 [x2]原= 0000；溢出（丟1）出錯(cuò) [x3]原= 0010；正確 [y1]補(bǔ)= 1000；溢出（丟1）出錯(cuò) [y2]補(bǔ)= 0000；正確 [y3]補(bǔ)= 0010；溢出（丟0）出錯(cuò) [z1]反= 1111；溢出（丟0）出錯(cuò) [z2]反= 0001；正確 [z3]反= 0011；溢出（丟0）出錯(cuò)算術(shù)左移兩位： [x1]原= 1000；正確 [x2]原= 0000；溢出（丟11）出錯(cuò)[x3]原= 0100；正確[y1]補(bǔ)= 0000；溢出（丟10）出錯(cuò) [y2]補(bǔ)= 0000；正確 [y3]補(bǔ)= 0100；溢出（丟00）出錯(cuò) [z1]反= 1111；溢出（丟01）出錯(cuò) [z2]反= 0011；正確 [z3]反= 0111；溢出（丟00）出錯(cuò)算術(shù)右移一位： [x1]原= 1101；正確 [x2]原= 0100；正確[x3]原= 1100(1)；丟1，產(chǎn)生誤差 [y1]補(bǔ)= 1010；正確[y2]補(bǔ)= 0100；正確[y3]補(bǔ)= 1100(1)；丟1，產(chǎn)生誤差[z1]反= 0111；正確[z2]反= 0100(0)；丟0，產(chǎn)生誤差[z3]反= 1100；正確算術(shù)右移兩位： [x1]原= 0110（10