【正文】 但由于插座制作復(fù)雜，成。 LGA 與 QFP 相比，能夠以比較小的封裝容納更多的輸入輸出引腳。裝配時(shí)插入插座即可。 2 LGA 封裝 (land grid array) 觸點(diǎn)陳列封裝。指陶瓷基板的四個(gè)側(cè)面只有電極接觸而無(wú)引腳的表面貼裝型封裝。部分半導(dǎo)體廠家采用的名稱。 PGA 封裝 威剛迷你 DDR333本內(nèi)存 2 JLCC 封裝 (Jleaded chip carrier) J 形引腳芯片載體。封裝的基材有多層陶 瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。貼裝采用與印刷基板碰焊的方法，因而也稱 為 碰焊 PGA。通常 PGA 為 插裝型封裝 ，引腳長(zhǎng)約 。例如， HSOP 表示 帶散熱器 的 SOP。而最有趣的就是四周的鍍金針腳，這種設(shè)計(jì)可以大大減少晶片封裝的厚度並提供極佳的散熱。晶片槽旁邊有厚厚的黃金隔層（有高起來(lái)，照片上不明顯）用來(lái)防止輻射及其他干擾。 CQFP 軍用晶片陶瓷平版封裝 (Ceramic Quad Flatpack Package) 右邊這顆晶片為一種軍用晶片封裝 (CQFP)，這是封裝還沒(méi)被放入晶體以前的樣子。 焊區(qū)中心距， 208根 I/O 引腳，外形尺寸 2828mm，芯片尺寸 1010mm，則芯片面積 /封裝面積 =1010/2828=1:，由此可見(jiàn) QFP 比 DIP 的封裝尺寸大大減小了。 SMT 技術(shù)也被廣泛的使用在芯片焊接領(lǐng)域，此后很多高級(jí)的封裝技術(shù)都需要使用 SMT 焊接。將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。此種封裝形式的芯片必須采用 SMT 技術(shù)（表面安裝設(shè)備）將芯片與電路板焊接起來(lái)。其芯片引腳之間距離很小，引腳很細(xì)，很多大規(guī) ?；虺蠹呻娐范疾捎眠@種封裝形式，引腳數(shù)量一般都在 100個(gè)以上。部分導(dǎo)導(dǎo)體廠家采用此名稱。 1 FQFP(fine pitch quad flat package) 小引腳中心距 QFP。支持最高 HyperTransport Technology，最高 2020MT/s MHz 的傳輸帶寬。 其中 SiS 756北橋芯片采用最新的 Flipchip封裝，全面支持 AMD Athlon 64/FX中央處理器。 但如果基板的熱膨脹系數(shù)與 LSI 芯片不同，就會(huì)在接合處產(chǎn)生反應(yīng)，從而影響連接的可靠性。封裝的占有面積基本上與芯片尺寸相同。 1 Flipchip 倒焊芯片。 QFP 或 SOP(見(jiàn) QFP 和 SOP)的別稱。 1 FP(flat package) 扁平封裝。 1 DIP(dual tape carrier package) 同上。另外， 厚的存儲(chǔ)器 LSI 簿形封裝正處于開(kāi)發(fā)階段。由于利用的是 TAB(自動(dòng)帶載焊接 )技術(shù)，封裝外形非常薄。 TCP(帶載封裝 )之一。部分半導(dǎo)體廠家采用此名稱。 1 DSO(dual small outlint) 雙側(cè)引腳小外形封裝。但多數(shù)情況下并不加區(qū)分，只簡(jiǎn)單地統(tǒng)稱為 DIP。封裝寬度通常為 。 DIP 是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯 IC，存貯器 LSI，微機(jī)電路等。 1 DIP(dual inline package) 雙列直插式封裝。 DIC(dual inline ceramic package) 陶瓷 DIP(含玻璃密封 )的別稱 (見(jiàn) DIP). 1 DIL(dual inline) DIP 的別稱 (見(jiàn) DIP)。是 SOP 的別稱 (見(jiàn) SOP)。雖然 COB 是最簡(jiǎn)單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如 TAB 和倒片 焊技術(shù)。此封裝也稱為 QFJ、 QFJ－ G(見(jiàn) QFJ)。 CLCC 封裝 (ceramic leaded chip carrier) 帶引腳的陶瓷芯片載體，表面貼裝型封裝之一，引腳從封裝的四個(gè)側(cè)面引出，呈丁字形。 帶有窗口的用于封裝紫外線擦除型 EPROM 以及帶有 EPROM 的微機(jī)電路等。引腳數(shù)從 32 到 368。但封裝成本比塑料QFP 高 3～ 5 倍。帶有窗 口的 Cerquad 用于封裝 EPROM 電路。在日本，此封裝表示為 DIP－ G(G 即玻璃密封的意思 )。帶有 玻璃窗口的 Cerdip 用于紫外線擦除型 EPROM 以及內(nèi)部帶有 EPROM 的微機(jī)電路等。是在實(shí)際中經(jīng)常使用的記號(hào)。 C－ (ceramic) 封裝 表示陶瓷封裝的記號(hào)。引腳中心距 ，引腳數(shù)從 84 到 196 左右 (見(jiàn) QFP)。 QFP 封裝之一，在封裝本體的四個(gè)角設(shè)置突起 (緩沖墊 ) 以 防止在運(yùn)送過(guò)程中引腳發(fā)生彎曲變形。 美國(guó) Motorola 公司把用模壓樹脂密封的 封裝稱為 OMPAC，而把灌封方法密封的封裝稱為 GPAC(見(jiàn) OMPAC 和 GPAC)?，F(xiàn)在尚不清楚是否有效的外觀檢查方法?，F(xiàn)在 也有 一些LSI 廠家正在開(kāi)發(fā) 500 引腳的 BGA。 該封裝是美國(guó) Motorola 公司開(kāi)發(fā)的，首先在便攜式電話等設(shè)備中被采用，今后在美國(guó)有 可 能在個(gè)人計(jì)算機(jī)中普及。例如，引腳中心距為 的 360 引腳 BGA 僅為 31mm 見(jiàn)方；而引腳中心距為 的 304 引腳 QFP 為 40mm 見(jiàn)方。引腳可超過(guò)200，是多引腳 LSI 用的一種封裝。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用 以 代替引腳，在印刷基板的正面裝配 LSI 芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。引腳縮回封裝具有底部半蝕刻引腳結(jié)構(gòu)，引腳厚度只有一半暴露在封裝的四邊，而引腳的底部被蝕刻掉，被一種塑料混合物充填。無(wú)引腳設(shè)計(jì) QFN 導(dǎo)電焊盤有兩種類型：全引腳封裝 (Full Connecting Bar 簡(jiǎn)稱 FCB)和引腳縮回封裝 (Half Etch Connecting Bar) 簡(jiǎn)稱 HECB，也稱為 Lead PulIback packages)。重量輕。非常低的阻抗、自感， 可滿足高速或者微波的應(yīng)用 無(wú)引腳焊盤設(shè)計(jì)占有更小的 PCB 區(qū)域 QFN 的主要特點(diǎn)有： QFN 的主要特點(diǎn) QFN(Quad Flat No—lead Package，方形扁平無(wú)引腳封裝 )是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興的表面貼裝芯片封裝技術(shù)。今后將用于工作站、個(gè)人計(jì)算機(jī)、醫(yī) 用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。還可象普通芯片一樣進(jìn)行測(cè)試?yán)匣Y選，使 MCM 的成品率才有保證．大大促進(jìn)了 MCM 的發(fā)展和推廣應(yīng)用。 CSP 的出現(xiàn)解決了KGD 問(wèn)題。 對(duì) MCM 發(fā)展影響最大的莫過(guò)于 lC 芯 片。 MCM 技術(shù)集先進(jìn)印刷電路板技術(shù)、先進(jìn)混合集成電路技術(shù)、先進(jìn)表面安裝技術(shù)、半導(dǎo)體集成電路技術(shù)于一體，是典型的垂 直集成技術(shù)，對(duì)半導(dǎo)體器件來(lái)說(shuō)，它是典型的柔型封裝技術(shù)，是一種電路的集成。 它是電路組件功能實(shí)現(xiàn)系統(tǒng)級(jí)的基礎(chǔ)。于是人們對(duì)傳統(tǒng)的混合集成電路 (HlC) 進(jìn)行徹底的改變．提出了多芯片組件 (Multi Chip ModtJle，即 MCM)這種先進(jìn)的封裝模式。 但是人們?cè)趹?yīng)用中也發(fā)現(xiàn)。最新出現(xiàn)的 CSP 更是使裸芯片尺寸與封裝尺寸基本相近，這樣在相同封裝尺寸時(shí)可有更多的 I/0數(shù)。圖 6是一個(gè) 24引腳 QFN 與一枚硬幣尺寸的比較。我們以 32引腳 QFN 與傳統(tǒng)的 28引腳 PLCC 封裝相比為例，面積 (5mm5mm)縮小了 84％，厚度 ()降低了 80％，重量 ()減輕了 95％，電子封裝寄生效應(yīng)也降低了 50％。通常將 散熱焊盤直接焊接在電路板上，并且 PCB 中的散熱過(guò)孔有助于將多余的功耗擴(kuò)散到銅接地板中，從而吸收多余的 熱量。由于 QFN 封裝不像傳統(tǒng)的 SOIC 與 TSOP 封裝那樣具有鷗翼狀引線，內(nèi)部引腳與焊盤之間的導(dǎo)電路徑短，自感系數(shù)以及封裝體內(nèi)布 線電阻很低，所以它能提供卓越的電性能。采用微型引線框架的 QFN 封裝稱為 MLF 封裝 (Micro Lead Frame 一微引線框架 )， QFN 封裝和 CSP(Chip Size Package，芯片尺寸封 裝 )有些相似，但元件底部沒(méi)有焊球。從 CSP近幾年的發(fā)展趨勢(shì)來(lái) 看， CSP 將取代 QFP 成為高 I／ O 引線 IC 封裝的主流。目前日本有多家公司生產(chǎn) CSP。但是它的組裝工藝卻不像倒裝片那么復(fù)雜，沒(méi)有 倒裝片的裸芯片處理問(wèn)題，基本上與 SMT 的組裝工藝相一致，并且可以像 SMT 那樣進(jìn)行預(yù)測(cè)和返工。 CSP 之所以受到極大關(guān)注，是由于它提供了比 BGA 更高的組裝密度?？梢哉f(shuō) CSP 是縮小了的 BGA。日本電子工業(yè)協(xié)會(huì)對(duì) CSP 規(guī)定是芯片面積與封裝尺 寸面積之比大于 80％。但它仍然不 能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對(duì)電路組件的要求，也不能滿足硅集成技 術(shù)發(fā)展對(duì)進(jìn)一步提高封裝效率和進(jìn)一步接近芯片本征傳輸速率的要求，所以更新的封裝 CSP(Chip Size Package．芯片尺寸封裝 )又出現(xiàn)了。原有的絲印機(jī)、貼片機(jī)和回流焊設(shè)備都可使用。 (5)有較好的電特性，由于引線短，導(dǎo)線的自感和導(dǎo)線間的互感很低，頻率特性好。 (3)管腳水平面同一性較 QFP 容易保證，因?yàn)楹稿a球在 溶化以后可以自動(dòng)補(bǔ)償芯片與 PCB 之間的平面誤差。 (2)封裝可靠性高 (不會(huì)損壞引腳 )。 BGA 一出現(xiàn)便成為 CPU、圖形芯片、主板上南 /北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。 BGA 技術(shù)的優(yōu)點(diǎn)是可增加 I/O 數(shù)和間距，消除 QFP技術(shù)的高 I/0數(shù)帶來(lái)的生產(chǎn)成本和可靠性問(wèn)題。 三、現(xiàn)在熱用的 BGA/CSP/QFN 封裝 技術(shù)的發(fā)展絕不會(huì)因?yàn)樯鲜隼щy就停滯不前，于是一種先進(jìn)的芯片封裝 BGA(Ball Grid )出現(xiàn)來(lái)應(yīng)對(duì)上述挑戰(zhàn)。 另方面由于受器件引腳框架加工精度等制造技術(shù)的限制 .0 3mm 已是 QFP 引腳間距的極限，這都限制了組裝密度的提高。 I/0數(shù)不斷增加。 QFP 的引腳間距目前已從 發(fā)展到了 O 3ram。 QFP 四面有歐翹狀引腳， I/O 引線數(shù)要比兩面有歐翹狀引腳 SOP 多得多。而且適于使用SMT 在 PCB 或其他基板上表面貼裝。相應(yīng)的 lC 封裝形式開(kāi)發(fā)出適于表面貼裝短引線或無(wú)引線的 LCCC、 PLcC、 SOP 等結(jié)構(gòu)。 二、快過(guò)時(shí)的 PDIP/SOP/QFP 封裝 數(shù)十年來(lái)，芯片封裝技術(shù)一直追隨著 lC 的發(fā)展而發(fā)展，一代 IC 就有相 應(yīng)一代的封裝技術(shù)相配合 .而 SMT(Surface Mount Tectlfqology，表面組裝技術(shù) )的發(fā)展 .更加促進(jìn)芯片封裝技術(shù)不斷達(dá)到新的水平。適用頻率越來(lái)越 高，耐溫性能越來(lái)越好，以及引腳數(shù)增多。諸如 DlP、 QFP、 TSOP、 BGA、 CSP、 QFN 等等，一系列名稱看上去都十分繁雜，其實(shí)，只要弄清芯片 封裝發(fā)展的歷程也就不難理解了。封裝技術(shù)都是非常關(guān)鍵 的一環(huán)。因此。封裝也可以說(shuō)是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片和 增強(qiáng)導(dǎo)熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁。封裝后的芯片也更便于安裝和運(yùn)輸。 因?yàn)樾酒仨毰c外界隔離，以防止空氣中的雜質(zhì)對(duì)芯片電路的腐蝕而造 成電氣性能下降。 拿我們常見(jiàn)的內(nèi)存來(lái)說(shuō)，我們實(shí)際看到的體積和外觀并不是真正的內(nèi)存的大小和面貌．而是內(nèi)存芯片經(jīng)過(guò)打包即封裝后的產(chǎn)品。對(duì)電路組裝技術(shù)提出了相應(yīng)的要求：?jiǎn)挝惑w積信息的 提 (高密度化 )單位時(shí)間處理速度的提高 (高速化 )為了滿足這些要求：勢(shì)必要提高電路組裝的功能密度，這就成為了促進(jìn)蕊片封裝技術(shù)發(fā)展的最重要的因素。因此，銅工藝不但將帶來(lái)芯片制造工藝方面的變化，而且也將對(duì)封裝工藝 帶來(lái)極大的沖擊，引起封裝技術(shù)和系統(tǒng)連接技術(shù)的大變革。 經(jīng)過(guò)改進(jìn)的 C4工藝，采用了電鍍銅層和焊料層的方法，大大降低了成本，使得倒裝焊技術(shù)的應(yīng)用，有了較大的發(fā)展。 IBM 的基板是陶瓷基板，所以可以忍受超過(guò) 300℃ 的回流溫度。凸緣的成分是鉛錫合金，根據(jù)不同的應(yīng)用要求可以選用低共熔化合物或其它的組分。 UBM 一般有三層，分別為鉻 /鉻－銅（ 5050） /銅，這個(gè)結(jié)構(gòu)可以保證凸緣與鋁焊盤的粘結(jié)性并防止金屬間的互擴(kuò)散。 IBM 的 C4（ controlledcollapse chip connection）技術(shù)是在 1965年發(fā)展起來(lái)的，并成為 IBM System/360系列計(jì)算機(jī)的邏輯基礎(chǔ)。所以，倒扣芯片技術(shù)也因此可以劃分為 FCIP（ flip chip in packaging）及 FCOB（ flip chip on board）技術(shù)。另一方面，在一些可靠性要求并不那么高，芯片的輸入 /輸出端數(shù)目也并不太多，但特別強(qiáng)調(diào)器件尺寸大小的情況下，在印刷電路板上的直接芯片倒扣封裝技術(shù)，就顯得非常關(guān)鍵，例如在手提電腦、移動(dòng)通訊等方面。從目前國(guó)際上對(duì)于倒扣芯片封裝工藝的研究和應(yīng)用情況來(lái)看，高互連密度、高性能器件的倒扣芯片封裝技術(shù)，普遍采用以 IBM C4技術(shù)為基本工藝，并加以一定的改進(jìn)。所謂的倒扣芯片封裝技術(shù)，就是將集成電路芯片的有源區(qū)面向基板的互連形式。因此，采用新 的互連方法是唯一的選擇。由于封裝工藝的金屬互連直接與晶圓上的金屬互連相接觸，并通過(guò)它們形成了器件與系統(tǒng)的電通路，因此，晶圓布線材料的變化，將對(duì)封裝工藝產(chǎn)生深刻