eda實(shí)驗(yàn)教程紅綠ppt課件(參考版)
2025-05-08 12:11本頁(yè)面
【正文】 ? 給出控制器邏輯模型的仿真波形的截圖 ， 并根據(jù)仿真結(jié)果詳細(xì)分析交通紅綠燈控制器的工作過(guò)程 。 ? 再按下鍵 3， 表示清除人工方向的控制 ， 則交通燈開(kāi)始自動(dòng)轉(zhuǎn)換紅黃綠燈的狀態(tài) 。 ? 然后按下鍵 1， 表示欲人工放行 A方向 ， 則相應(yīng) LED有顯示；同時(shí)兩個(gè)方向的紅綠燈按正常運(yùn)行規(guī)律自動(dòng)切換 ，當(dāng)運(yùn)行到放行 A方向時(shí) ， 則保持放行該方向 。 使用開(kāi)發(fā)系統(tǒng) 上 的 晶 振 提 供 的 全 局 時(shí) 鐘 信 號(hào) （ fclk = 50MHz） （ Pin28） ， 用琴鍵式按鈕開(kāi)關(guān)鍵 鍵 2和鍵 3（ 均為高有效 ） 實(shí)現(xiàn)人工控制放行 A方向和 B方向 、 復(fù)位功能 ， 用 8個(gè)發(fā)光二極管 （ 高有效 ） D1~D8， 分別顯示輸出信號(hào) s1[2..0]、s2[2..0]、 f1s和 f2s。 2022/6/2 37 ? 編程下載 利用 GW48SOPC+開(kāi)發(fā)系統(tǒng)實(shí)現(xiàn)設(shè)計(jì)的編程下載 。 ? clk：系統(tǒng)時(shí)鐘信號(hào)， 50MHz，接 FPGA引腳Pin28。 2022/6/2 36 ? 引腳鎖定 ? 本實(shí)驗(yàn)采用模式 3——所有按鍵為琴鍵式按鍵，即當(dāng)按下鍵時(shí)，輸出為高電平；當(dāng)松開(kāi)鍵時(shí)，輸出為低電平。 正常運(yùn)行時(shí)的仿真參考波形一： 2022/6/2 33 正常運(yùn)行時(shí)的仿真參考波形二（ 210秒為一周期）： 2022/6/2 34 ? 在不同的時(shí)段給定不同的輸入信號(hào)，在每種情況下觀察狀態(tài)機(jī) state[1..0]以及輸出信號(hào) f1s、 f2s、s1[2..0]和 s2[2..0]的變化 . 2022/6/2 35 ? 設(shè)計(jì)下載用頂層文件 仿真完全正確后 ， 在原設(shè)計(jì)基礎(chǔ)上增加時(shí)鐘分頻模塊 ， 將輸入時(shí)鐘 fclk = 50MHz分頻為 f = 1Hz， 即 T = 1s， 形成下載用頂層文件 （ 可以為圖形設(shè)計(jì)文件或 .v文本設(shè)計(jì)文件 ） 。 觀察狀態(tài)機(jī) state[1..0]以及輸出信號(hào) f1s、 f2s、s1[2..0] 和 s2[2..0] 的變化 。 2022/6/2 30 2. 在 QuartusⅡ 中進(jìn)行時(shí)序仿真 3. 設(shè)計(jì)下載用頂層文件，編程下載 ? 采用 Verilog HDL語(yǔ)言設(shè)計(jì)頂層文件 ? 引腳鎖定，編程下載 . 2022/6/2 31 ? 分別畫(huà)出工作狀態(tài)控制器和紅綠燈信號(hào)生成器的狀態(tài)轉(zhuǎn)移圖，操作規(guī)則實(shí)現(xiàn)電路的程序流程圖 ? 采用方案一或方案二（有余力的同學(xué)也可以兩種方案都采用），按實(shí)驗(yàn)要求給出的功能要求設(shè)計(jì)交通紅綠燈控制器。 （ 2） 8位寄存器 t[7..0]：用于紅綠燈信號(hào)生成器的定時(shí)計(jì)數(shù) 。 2022/6/2 28 編程下載文件 2022/6/2 29 ? 方案二 1. 設(shè)計(jì)思路 ? 將控制器的三部分電路有機(jī)地結(jié)合到一起 ， 用一個(gè)文件采用 Verilog HDL語(yǔ)言實(shí)現(xiàn) ， 文件名為 。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1