【正文】 222 / 43。滿值誤差是指輸入數(shù)字信號全為1時，輸出的模擬信號電壓與滿值電壓的偏差。轉(zhuǎn)換誤差：轉(zhuǎn)換誤差分失調(diào)誤差和滿值誤差。轉(zhuǎn)換速度：從輸入數(shù)字信號起到輸出電壓（或電流）達到穩(wěn)態(tài)值所需的時間。最大輸出電壓是指輸入數(shù)字信號各位全為1時的輸出電壓。3. D/A變換器的主要參數(shù)分辨率：D/A變換器最小輸出電壓與最大輸出電壓的比值叫D/A變換器的分辨率。2. 倒T型電阻網(wǎng)絡D/A變換器下圖是四位二進制倒T型電阻網(wǎng)絡D/A變換器，電子開關(guān)S0～S3分別受輸入二進制數(shù)碼a0～a3的控制，當數(shù)碼為1時，開關(guān)接運放器的虛地端；當數(shù)碼為0時，開關(guān)接地。由表可以清楚看到，當輸入二進制數(shù)碼在0000～1111之間變化時，輸出的模擬電壓按量化單位逐步遞增，這樣，數(shù)字信號就被轉(zhuǎn)換成了模擬信號。輸入二進制數(shù)碼aaaa0的權(quán)依次為22220，開關(guān)SSSS0所接的電阻分別為20R、21R、22R、23R。它由參考電源VREF、權(quán)電阻20R、21R、22R、23R構(gòu)成的電阻網(wǎng)絡、四個電子開關(guān)S0～S求和放大器A組成。類型：D/A變換器的種類很多，如權(quán)電阻網(wǎng)絡D/A變換器、T形電阻網(wǎng)絡D/A變換器，倒T形電阻網(wǎng)絡D/A變換器等。取樣電壓、比較器輸出的七位二進制代碼及編碼器輸出的三位二進制數(shù)之間的關(guān)系情況見表所示。比較器的輸出特點是，若同相端電壓高于反相端電壓時，輸出為1；若反相端電壓高于同相端電壓時，則輸出為0。電阻網(wǎng)絡將參考電壓VREF分壓成七個比較電壓，分別提供給比較器C1～C7的反相端，A/D變換器的量化單位為。這里僅以并行比較型為例來說明A/D變換器工作過程。轉(zhuǎn)換速度：轉(zhuǎn)換速度是指每秒鐘完成A/D變換的次數(shù)。量化誤差：在量化編碼時產(chǎn)生的誤差，故稱為量化誤差。例如，取樣保持電路輸出的信號電壓幅度變化范圍為0～1V，要求將其轉(zhuǎn)化為三位二進制數(shù)表示的數(shù)字信號，量化、編碼關(guān)系如下。2）量化與編碼量化：編碼： 量化方法一般有兩種，一種是采用只舍不入的方法；另一種是采用有舍有入（四舍五余）的方法。為了實現(xiàn)保持，應在取樣開關(guān)S的后面增加一個電容C，如圖所示。不難發(fā)現(xiàn)，如果取樣脈沖的頻率越高，所得到的離散信號就越接近原來的模擬信號，因此要求取樣脈沖頻率fs不能太低，一般規(guī)定fs＞2fmax，其中fmax表示模擬信號的最高頻率。取樣過程如圖所示。A/D變換需經(jīng)取樣、保持、量化、編碼四個過程，如圖所示。計數(shù)順序輸入脈沖序號Q3Q2Q1000010012010301141005101611071118000推廣到一般，對于一個n位的二進制計數(shù)器來說，由于共有2n個狀態(tài)，所以每輸入2n個計數(shù)脈沖以后，計數(shù)器的狀態(tài)就要循環(huán)一次。如果計數(shù)器從000狀態(tài)開始工作，則它的不同狀態(tài)可以表示已經(jīng)輸入的計數(shù)脈沖數(shù)目。計數(shù)器的計數(shù)順序見表所示，如果計數(shù)器從000狀態(tài)開始計數(shù)，那么在第八個計數(shù)脈沖輸入后，計數(shù)器將重新回到000態(tài)。F2翻轉(zhuǎn)兩次，F(xiàn)3才翻轉(zhuǎn)一次。每當輸入脈沖CP的下降沿到達時，F(xiàn)1翻轉(zhuǎn)一次。下圖是一種典型的異步二進制計數(shù)器，它由下降沿T′觸發(fā)器構(gòu)成。如果按計數(shù)器中數(shù)字的編碼方式來分，可分為二進制計數(shù)器、十進制計數(shù)器等等。如果按計數(shù)過程中計數(shù)器中數(shù)字的增減來分類，可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。如果按計數(shù)器中觸發(fā)器翻轉(zhuǎn)的次序來分類，可以把計數(shù)器分為異步式和同步式兩種。這時，可以從四個觸發(fā)器的Q端得到并行的數(shù)碼輸出。假設輸入的數(shù)碼為1011，那么在移位脈沖的作用下，移位寄存器中數(shù)碼的移動情況見表所示。教材圖948是用上升沿D觸發(fā)器組成的移位寄存器及其波形，其中每個觸發(fā)器的輸出端Q依次接到下一個觸發(fā)器的D端，只有第一個觸發(fā)器的D端接收數(shù)據(jù)。該電路也屬并入并出方式。因為它在接收數(shù)據(jù)時，只需要一個接收脈沖，所以稱為單拍接收方式。該電路還有一個特點，那就是各位數(shù)碼是同時輸入的，每一位輸出也是同時建立起來的，因此把這種輸入、輸出方式叫作并入并出方式。例如，DDDD1的狀態(tài)為1011，那么，當接收脈沖到來時，GGG1有負脈沖輸出，F(xiàn)FF1置1，而F3保持0態(tài)不變，于是寄存器就把1011這個數(shù)碼接收進去，并保存起來了。第一步，在接收數(shù)碼之前先用清零脈沖使所有的觸發(fā)器都回到0態(tài)，這一步稱為清零（或叫復位）。1）兩拍接收方式下圖是一個由基本RS觸發(fā)器組成的四位數(shù)碼寄存器，寄存器的輸出是由四個觸發(fā)器的Q端并行引出的。它可用來存放數(shù)碼。例如，教材圖945就是上升沿D觸發(fā)器和下降沿JK觸發(fā)器的邏輯符號。所謂邊沿觸發(fā)方式是指觸發(fā)器僅在CP脈沖的上升沿或下降沿到來時，接收輸入信號，并發(fā)生狀態(tài)翻轉(zhuǎn)。若J=K=1，則CP脈沖作用后，觸發(fā)器翻轉(zhuǎn)，即，此時JK觸發(fā)器成了T′觸發(fā)器。JK觸發(fā)器的邏輯功能為：若J=1，K=0，則CP脈沖作用以后，Qn+1=1。所以常將T=1時的T觸發(fā)器叫T′觸發(fā)器。 T觸發(fā)器的邏輯功能比較簡單，當控制端T=1時，每來一個時鐘脈沖，它都要翻轉(zhuǎn)一次；而在T=0時，保持原狀態(tài)不變。D觸發(fā)器的輸出狀態(tài)僅僅取決于時鐘脈沖為1期間的輸入端D的狀態(tài)，即：在CP=1期間，若D=0，則Qn+1=0；若D=1則Qn+1=1。4. D觸發(fā)器D觸發(fā)器如圖（a）所示，圖（b）是它的邏輯符號。第二步，在CP=0時，從觸發(fā)器將按照主觸發(fā)器所處的狀態(tài)被置1或0。主從觸發(fā)器是分兩步工作的：第一步，在CP=1時，主觸發(fā)器將根據(jù)輸入信號R、S的狀態(tài)，被置1或0。3. 主從RS觸發(fā)器主從RS觸發(fā)器的邏輯電路圖及邏輯符號分別如圖（a）（b）所示，它是由兩個同步RS觸發(fā)器加上一個反相器構(gòu)成的。若R=1，S=1時，觸發(fā)器狀態(tài)不定，因此要求S若R=1，S=0時，觸發(fā)器被置0，即Q=0。若CP=1時，則觸發(fā)器的狀態(tài)將受S、R狀態(tài)的控制而被置0或置1。圖中，S、R表示輸入觸發(fā)脈沖，CP表示時鐘脈沖。不允許出現(xiàn)、時的情況。當、時，電路置1態(tài)。基本RS觸發(fā)器的狀態(tài)真值表如下，表中Qn表示觸發(fā)器的現(xiàn)態(tài)，Qn+1表示觸發(fā)器受觸發(fā)脈沖作用后的下一個狀態(tài)（簡稱次態(tài)）。它是由兩個與非門G1和G2交叉耦合組成的，圖中、表示負脈沖觸發(fā)，邏輯符號中輸入端的小圓圈也表示用負脈沖觸發(fā)。一. 觸發(fā)器觸發(fā)器是組成存儲電路的基本單元，用一個觸發(fā)器，可以保存一位二進制信息。圖（b）為全加器的邏輯符號。全加器真值表AnBnCn1SnCn0000000110010100110110010101011100111111根據(jù)真值表可得到Sn和Cn的邏輯表達式。在全加器中，兩個加數(shù)及來自低位的進位三者相加，再輸出運算結(jié)果。根據(jù)半加器的邏輯函數(shù)表達式，可以得到圖（a）所示的邏輯圖，圖（b）是半加器的邏輯符號。半加器真值表AnBnSnCn0000011010101101由表可知，這里只考慮了兩個加數(shù)本身，沒有考慮由低位來的進位，所以把這種加法運算稱為半