dc、astro設(shè)計(jì)流程初級(jí)手冊(cè)(參考版)
2025-04-10 05:31本頁(yè)面
【正文】 例如，dc腳本中需要對(duì)門級(jí)代碼的assign語(yǔ)句進(jìn)行處理，自動(dòng)擺放、時(shí)鐘樹綜合以及布線的各步驟中需要對(duì)timing setup進(jìn)行實(shí)時(shí)調(diào)整，諸如此類的細(xì)節(jié)問題有待讀者自己日后再做深入的學(xué)習(xí)。 Via5 overlap主要是pad造成的，而pad有另外的DRC規(guī)則。 Via5 overlap 有193處違反規(guī)則這兩類DRC錯(cuò)誤都可以暫時(shí)忽略。保存設(shè)計(jì)單元為9_routed。7）搜索并修補(bǔ)Route Detail Route: Search amp。注意：這一步最好能夠使最后報(bào)告的Violation為0。5）后布局第2階段優(yōu)化PostPlace Optimization: Post Place Optimization…點(diǎn)擊Default打開Remove Buffers選項(xiàng)點(diǎn)擊OK可以看到congestion和timing其實(shí)都沒什么改進(jìn)。從報(bào)告中可以看出，建立和保持的slack都比前面有了較大的改善，這主要是因?yàn)閷?shí)際的時(shí)鐘樹延時(shí)和延時(shí)偏差數(shù)值比我們?cè)诩s束文件中定義的數(shù)值小了很多。4）查看整體延時(shí)信息時(shí)鐘樹已經(jīng)綜合出來(lái)了，所以必須改變延時(shí)檢查選項(xiàng)以采用真實(shí)的時(shí)鐘樹延時(shí)模型。2）后布局第1階段優(yōu)化PostPlace Optimization: PostPlace Optimization Phase 1…點(diǎn)擊Default打開Use Global Routing選項(xiàng)點(diǎn)擊OK這時(shí)的timing和congestion依然沒有任何改進(jìn)。1）搜索并改進(jìn)InPlace AstroPlace: Search and Refine…點(diǎn)擊Default點(diǎn)擊OK這時(shí)可以查看一下timing和congestion，基本上沒有改進(jìn)。擺放后優(yōu)化（參見Astro培訓(xùn)教材lab3）這一步主要是針對(duì)擺放后timing和congestion仍然不滿足要求的設(shè)計(jì)進(jìn)行的，對(duì)本設(shè)計(jì)來(lái)說其實(shí)并沒有必要。4）在標(biāo)準(zhǔn)單元的電源地引腳（pin）和電源網(wǎng)絡(luò)（ring和strap）之間建立物理連接PreRoute Standard Cells…點(diǎn)擊Default，點(diǎn)擊OK從下面的版圖上可以看到，所有標(biāo)準(zhǔn)單元的電源都已經(jīng)連接到電源網(wǎng)絡(luò)上了。3）自動(dòng)擺放標(biāo)準(zhǔn)單元InPlace AstroPlace: Design Placement…點(diǎn)擊Default打開InPlacement Optimization選項(xiàng)點(diǎn)擊OK標(biāo)準(zhǔn)單元擺放完畢以后的版圖如下所示：圖中左側(cè)和下側(cè)的線條表示標(biāo)準(zhǔn)單元的密集程度，越粗的地方越密集。5）保存設(shè)計(jì)為5_floorplanned_tluplus。從時(shí)序報(bào)告中可以看到，setup ，并且只有一個(gè)；hold slack為正。Timing Constrains: Load SDC…SDC File Name填入design_data/點(diǎn)擊OK，提示SDC加載成功。點(diǎn)擊OK。6）定義軟阻礙（soft blockage），為標(biāo)準(zhǔn)單元的自動(dòng)擺放做準(zhǔn)備在Astro命令欄里輸入load script/至此，可得如下版圖：7）保存設(shè)計(jì)為4_power_planed。5）檢查電源連接PreRoute Verify P/G Connectivity…點(diǎn)擊DefaultStd Cell Pin Connect選擇Ignore點(diǎn)擊OK隨后可以看到Asrto的檢查報(bào)告。 Stop選項(xiàng)Step填入120Stop填入640Pitch within Group填入15點(diǎn)擊Apply選擇Horizontal，Start Y填入410Step改為110Stop改為630Layer改為46點(diǎn)擊Apply選擇Vertical，Start X填入410Step改為0Stop改為410Layer改為48點(diǎn)擊OK上述過程中版圖的變化如下： 3）在所有stand cell、ram和pad之間建立電源、地的邏輯連接PreRoute Connect Ports to P/G…點(diǎn)擊DefaultNet Name、Port Pattern均填入VDD打開Cell Types中Pad選項(xiàng)打開Update Tie Up/Down選項(xiàng)點(diǎn)擊Apply，彈出一個(gè)小窗
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1