【正文】 由于相位累加器字長的限制，相位累加器累。在系統(tǒng)時鐘脈沖的作用下，相位累加器不停地累加，也即不停地查表，把波形數(shù)據(jù)送到 D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出，從而 把波形重新合成出來。這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值 (二進(jìn)制編碼 )經(jīng)查找表查出。相位累加器在每一個參考時鐘脈沖輸入時，把頻率字累加一次，其輸出相應(yīng)地增加一個步長的相位增量。 DDS系統(tǒng)中的系統(tǒng)時鐘通常是由一個高穩(wěn)定度的晶體振蕩器產(chǎn)生，用來同步整個系統(tǒng)的各個組成部分。 DDS的基本工作原理如圖 采樣 量化 存儲 恢復(fù) 模擬 信號 輸出 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報告 第 20 頁 共 43 頁 頻率 制 控 字 K 圖 DDS的原理簡圖 從圖 ， DDS的基本結(jié)構(gòu)主要由相位累加器、正弦 ROM表、 DAC變換器和低通濾波器等四部分組成。 圖 DDS 實(shí)現(xiàn)基本過程 美國 A D (AnalogDevices)公司所推出的《 ODS手冊》中對 DDS技術(shù)這樣定義 :DDS是一種根據(jù)固有頻率的精密時鐘源，利用數(shù)字處理電路以產(chǎn)生頻率和相位可調(diào)的輸出信號的技術(shù)。其實(shí)現(xiàn)過程如圖 2一 3所示。 DDS的基本工作原理 DDS的基本原理是基于 Nyquist采樣定理，它首先對需要產(chǎn)生的模擬信號進(jìn)行采樣，采樣值經(jīng)量化后存入存儲器中〔查找表 )，然后再通過尋址查表將波形數(shù)據(jù)輸出。 4 DDS 技術(shù)分析 DD S 技 術(shù)的基本理論雖早在上世紀(jì) 07 年代就已經(jīng)提出來了，但是由于硬件條件的限制，它在初期并沒有得到很大的發(fā)展。 ② 接地線、電源線盡量加粗 ③ 電源線、電線的走向盡量與數(shù)據(jù)線傳遞的方向一致，有助于增強(qiáng)抗干擾能力。在同時使用大電容和小電容做去耦電容時，要使小電容最靠近集成塊。在本系統(tǒng)設(shè)計(jì)開發(fā)過程中，可靠性觀念貫徹于整個設(shè)計(jì)工作過程的始終，主要針對噪聲抑制對噪聲和電磁兼容性兩個方面優(yōu)化電路結(jié)構(gòu)和電路參數(shù)。工業(yè)生產(chǎn)中的干擾一般以脈沖的形式進(jìn)入單片機(jī)系統(tǒng)，干擾竄入系統(tǒng)的渠道主要有三條，即空間干擾fRR1A Fu ??2)()03(1 0A ( s ) sC RsC RA A ????03 1AQ ??圖 低通濾波器電路 390R 24390R 25C 13C 1485234671U2O P 07 Z1KR5600R4V C C V C CBcC 2122uFC 1722uFC 19C 23A1桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報告 第 19 頁 共 43 頁 通過電磁波輻射竄入系統(tǒng)；干擾通過與系統(tǒng)相連的前向通道、后向通道及其他系統(tǒng)的相互通道進(jìn)入；電磁信號通過供電線路進(jìn)入系統(tǒng)。單片機(jī)系統(tǒng)的可靠性是由多種因素決定的，其中系統(tǒng)的抗干擾能力是系統(tǒng)可靠性的重要指標(biāo)。運(yùn)放電源還接了濾波去耦電容，以減 小電源直流分量對濾波的干擾。 當(dāng) R1=R2=R， C1=C2=C， w0=2*pi*f0=1/RC 時，其主要電路特性如下： 通帶電壓放大倍數(shù) （ ） 傳遞函數(shù) （ ） 品質(zhì)因子 （ ） 本系統(tǒng)設(shè)計(jì)輸出信號頻率 f0 的范圍為 0HZ 到 200KHZ，當(dāng) Q= 時，依上述關(guān)系可計(jì)算得而階特沃斯濾波器電路的參數(shù)如下： R24=R25=390 歐； C13=C14=；R4=600 歐； R5=1K。單端正反饋型低 通濾波器可以克服這個缺點(diǎn)。因?yàn)楸鞠到y(tǒng)設(shè)計(jì)中采用到了 DDS 技術(shù)，電路輸出的波形存在著高次諧波，必須進(jìn)行低通濾波以使波形更加平滑，為使通帶內(nèi)的起伏較小，經(jīng)過分析最后采用巴特沃斯二階低通濾波器對信號進(jìn)行濾波處理。因此電路用采用一個低通濾波器對所有頻率的信號進(jìn)行濾波。 Atmega64 內(nèi)部 A/D 的特性簡介： （ 1）特性： . ． 10 位精度 .． 的非線性 度 . ． 正負(fù) 2LSB 的絕對精度 . ． 65260us 的轉(zhuǎn)換時間 . ． 最高分辨率時采樣率高達(dá) 15kSPS . ． 8 路復(fù)用的單端輸入通道 . ． 7 路差分的輸入通道 . ． 2 路可選增益為 10*與 200*的差分輸入通道 . ． 可選的左對齊 ADC 讀數(shù) . ． 0Vcc 的 ADC 輸入電壓范圍 . ． 可選的 參考電壓 . ． 連續(xù)轉(zhuǎn)換或者單次轉(zhuǎn)換模式 . ． 通過自動觸發(fā)中斷源啟動 ADC 轉(zhuǎn)換 . ． ADC 轉(zhuǎn)換解釋中斷 . ． 基于睡眠模式的噪聲抑制器 （ 2） ADC 轉(zhuǎn)換結(jié)果 單次轉(zhuǎn)換結(jié)果如 式： REFINV1024V ?? 差分通道結(jié)果表達(dá)式如式 所示： REFPO S V 512GAIN)(V ???? NEGV （ 3） AVR 單片機(jī)內(nèi)部 AD 寄存器的配置 ADMUX Bit 7 6 5 4 3 2 1 0 REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 讀 /寫 R/W R/W R/W R/W R/W R/W R/W R/W 初始化 0 0 0 0 0 0 0 0 表 2 參考電壓選擇 REFS0 REFS1 參考電壓選擇 （ ） （ ） 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報告 第 17 頁 共 43 頁 0 0 AREF，內(nèi)部 Vref關(guān)閉 0 1 AVCC， AREF 外加濾波電容 1 0 保留 1 1 的片內(nèi)基準(zhǔn)電壓源， AREF 外加濾波電容 （ 4） ADC 控制和狀態(tài)寄存器 A ADCSRA Bit 7 6 5 4 3 2 1 0 ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS1 ADPS0 讀 /寫 R/W R/W R/W R/W R/W R/W R/W R/W 初始化 0 0 0 0 0 0 0 0 Bit7ADEN： ADC 使能 Bit6ADSC： ADC 開始轉(zhuǎn)換 Bit5ADATE： ADC 自動觸發(fā)使能 BitADIF: ADC 中斷 標(biāo)志 Bit3ADIE： ADC 中斷使能 Bit2:0ADPS2:0:ADC 預(yù)分頻 ADC 預(yù)分頻選擇 表 3 預(yù)分頻系數(shù)的設(shè)置 ADPS2 ADPS1 ADPS0 分頻因子 0 0 0 2 0 0 1 2 0 1 0 4 0 1 1 8 1 0 0 16 1 0 1 32 1 1 0 64 1 1 1 128 濾波器模塊的設(shè)計(jì) （ 1）濾波器選擇 直接數(shù)字頻率合成技術(shù)（ DDS）是以離散數(shù)字序列經(jīng)數(shù)模轉(zhuǎn)換為基礎(chǔ)實(shí)現(xiàn)信號發(fā)生器的。而滑動變阻器用來調(diào)對比度。具體的原理圖如圖 ： 鍵盤電路 本電路采用了 4*4 矩陣鍵盤，使用單片機(jī)的 PD 口來控制，其中按鍵是用來控制選擇波形，頻率初值的輸入以及頻率的改變，初始頻率的輸出。為可靠起見，電源穩(wěn)定后還要經(jīng)一定的延時才撤銷復(fù)位信號，以防電源開關(guān)或電源插頭分 合過程中引起的抖動而影響復(fù)位。電容 C1， C2 的作用有兩個：一是幫助振蕩器起振，二是對振蕩器的頻率起微調(diào)作用，典型值為 22P。一般來說單片機(jī)內(nèi)部有一個帶反饋的線性的反相放大器，外界晶振和電容就可以組成振蕩器，如圖 41 所示。單片機(jī)內(nèi)部有一個反相器，XTAL XTAL2 分別為反相器的輸入端和輸出端，外接定時反饋元件組成振蕩器，產(chǎn)生的時鐘送至單片機(jī)的內(nèi)部元件。 時鐘電路 時鐘電路是數(shù)字電路的核心，本系統(tǒng)采用內(nèi)部振蕩方式， Atmega64 單片機(jī)的定時控制功能是用時鐘電路和振蕩器完成的，而根據(jù)硬件電路的不同，連接方式分為內(nèi)部時鐘方式和外部時鐘方式。這是更好地改變集成三端穩(wěn)壓片的瞬時響應(yīng)，防止穩(wěn)壓塊自激振蕩，保證正常工作。因?yàn)楸敬卧O(shè)計(jì)有 Atmega64 單片機(jī)和 OP07 運(yùn)放，這些芯片的工作電源都采用了 +5V,其中 OP07運(yùn)放采用了雙電源供電，即 +5V 和 5V。本系統(tǒng)采用功能較多，運(yùn)行速度快，驅(qū)動能力強(qiáng)的 Atmega64 單片機(jī)作為核心。 （ 10）為了減小干擾，可以對底層進(jìn)行覆銅并連接地網(wǎng)絡(luò)，以增大接地面積達(dá)到減小干桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報告 第 12 頁 共 43 頁 擾的目的。 （ 8）在考慮硬件總體結(jié)構(gòu)的同時要注意通用性問題。驅(qū)動能力不足時，系統(tǒng)工作不可靠，解決的辦法是增加驅(qū)動能力，增設(shè)驅(qū)動器或減少芯片功耗，降低總線負(fù)載。 （ 5）可靠性及抗干擾性設(shè)計(jì)是硬件系統(tǒng)設(shè)計(jì)不可缺少的部分，它包括芯片、器件選擇，去耦濾波等。 （ 4）整個系統(tǒng)中相關(guān)的器件盡可能的做到性能匹配，例如選用的晶振較高時，存貯器的存取時間有限，就該選擇允許存取速度較高的芯片 。但是必須注意的是，由軟件實(shí)現(xiàn)的硬件功能，其影響時間要比直接用硬件響應(yīng)的 時間長，而占用 CPU 時間。 （ 3）硬件結(jié)構(gòu)應(yīng)該結(jié)合應(yīng)用軟件方案一并考慮。系統(tǒng)的擴(kuò)展和模塊設(shè)計(jì)應(yīng)遵循下列原則： （ 1）盡可能的選擇標(biāo)準(zhǔn)化、模塊化的典型電路，提高設(shè)計(jì)的成功率和結(jié)構(gòu)的靈活性。 3 硬件電路 硬件設(shè)計(jì)原則 單片機(jī)應(yīng)用系統(tǒng)的硬件電路設(shè)計(jì)包含兩部分的內(nèi)容：一是系統(tǒng)擴(kuò)展，即單片機(jī)內(nèi)部功能單元（如 ROM、 I/O、定時 /計(jì)數(shù)器等）容量不能滿足系統(tǒng)的要求時，必須在片外進(jìn)行擴(kuò)展，選 擇適當(dāng)?shù)男酒O(shè)計(jì)適當(dāng)?shù)碾娐贰? ⑥ 轉(zhuǎn)換速率 ADC 的轉(zhuǎn)換速率是能夠重復(fù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的速度，即每秒轉(zhuǎn)換的次數(shù)。 ⑤ 絕對精度 在一個 轉(zhuǎn)換器中，任何數(shù)碼所對應(yīng)的實(shí)際模擬量輸入與理論模擬輸入之差的最大值，稱為絕對精度。 ADC 的滿刻度誤差是指滿刻度輸出數(shù)碼所對應(yīng)的實(shí)際輸入電壓與理想輸入電壓之差。假定 ADC 沒有非線性誤差，則其轉(zhuǎn)換特性曲線各階梯中點(diǎn)的連線必定是直線，這條直線與橫軸相交點(diǎn)所對應(yīng)的輸入電壓值就是偏移誤差。常用二進(jìn)制的位數(shù)表示。這就是 AD 轉(zhuǎn)換器的原理。 A/D 轉(zhuǎn)換器說明 （ 1） 逐次逼近式 ADC 的轉(zhuǎn)換原理 如上圖，工作開始時，系統(tǒng)啟動 START。是描述 D/A 轉(zhuǎn)換速率的一個動態(tài)指標(biāo)。 （ 4）建立時間 300R7300R 10300R 12300R 14300R 16300R 18300R 20300R 22300R8150R 11150R 13150R 15150R 17150R 19150R 21150R 23V ou tPA0PA1PA2PA3PA4PA5PA6PA712J P 4H e a de r 2圖 電壓型 R2R 網(wǎng)絡(luò) 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報告 第 10 頁 共 43 頁 建立時間是指輸入的數(shù)字量發(fā)生滿刻度變化時，輸出模擬信號達(dá)到滿刻度值的177。 （ 3）絕對精度 絕對精度（簡稱精度）是指在整個刻度范圍內(nèi)，任一輸入數(shù)碼所對應(yīng)的模擬量實(shí)際輸出值與理論值之間的最大誤差。１％是指實(shí)際輸出值與理論值之差在滿刻度的177。常以相對于滿量程的百分?jǐn)?shù)表示。顯然，位數(shù)越多分辨率就越 高。它反映了輸出模擬量的最小變化值。 而由于此系統(tǒng)需要顯示波形，所以選擇