電力電子技術(shù)實(shí)驗(yàn)報告-三相半波可控整流電路實(shí)驗(yàn)等(參考版)
2025-01-24 16:54本頁面
【正文】 10 腳：地線。8 腳:火線。6腳：與DJK02共地線。各腳接線說明如下：3腳：三相電流互感器輸出。12 腳：空腳。10腳：零線。8腳：火線。各腳接線說明如下：4 腳：為DJK02 面板上0、100mH、200 mH、700 mH 的電抗器引出端。 圖3中的G1K1～G6K6對應(yīng)于主電路晶閘管VT1～VT6的觸發(fā)脈沖。DJK021面板上的10針插座為同步電壓輸入端，將三相同步信號輸送到3個KC04的同步電壓輸入端。附 錄一、電源控制屏常見故障的診斷在下面的內(nèi)容中，將客戶使用設(shè)備過程中最容易遇見的問題進(jìn)行羅列，當(dāng)設(shè)備出現(xiàn)以下問題后，可供參考以下的解決問題步驟，如仍無法解決請向企業(yè)進(jìn)行技術(shù)咨詢。為此，為了保證測量的順利進(jìn)行，可將其中一根探頭的地線取下或外包絕緣，只使用其中一路的地線，這樣從根本上解決了這個問題。(2) 總結(jié)PSZVSPWM軟開關(guān)的工作原理和結(jié)構(gòu)。 調(diào)節(jié)輸入電壓，用萬用表測量輸出電壓值。① 將開關(guān)K 打在關(guān)狀態(tài)，開啟電源開關(guān)，用雙蹤示波器同時觀察OUTA、OUTB、OUTC、OUTD的波形，并記錄，注意波形的相位關(guān)系。(5) 調(diào)節(jié)輸入電壓，觀察控制電路的波形變化情況。DDR23和D11組成穩(wěn)壓電路，給光耦提供電源。穩(wěn)壓反饋電路簡介 輸出電壓經(jīng)電阻分壓后通過一并聯(lián)調(diào)壓器TL431加以調(diào)整，再通過一光耦耦合至控制芯片UCC3895 的電壓誤差比較器輸入端，在這里，芯片內(nèi)部的電壓誤差比較器接成射極跟隨器的形式。BHO：B 路高端輸出。BHS：B路低端源極連接。BLO：B路低端輸出。BLS：B路高端源極連接。必須和VCC相同。將兩個自舉二極管的陽極接到這個腳。VCC：門極驅(qū)動的供電電源的正極。ALS：A路低端源極連接。ALO：A路低端輸出。AHS：A路高端源極連接。AHO：A路高端輸出。自舉二極管的負(fù)極和自舉電容的正極接這個引腳。AHB：A 路高端自舉供電。保證了低端不會直通。連接下拉電阻，設(shè)定兩個低端驅(qū)動開通延時時間。HDEL 。低端驅(qū)動關(guān)斷時不帶可調(diào)延時。HDEL：高端開通延時。接到VDD的上拉電流100uA，就能保持A 路AHI 為高電平。AL1高電平輸入時，可以禁止AHI的高電平輸入，以防止半橋直通。AHI：A路高端輸入。DIS高電平輸入將屏蔽ALI高電平輸入，這個引腳能被0～15V（不高于VDD）信號驅(qū)動?？刂艫路ALO驅(qū)動的邏輯電平輸入。如果這個腳沒被驅(qū)動，接到VDD的上拉電流100uA，就能保持B路BHI 為高電平。如果B路BHI是高或者外部沒連接，B路BLI將控制B路BHO和B路BLO的驅(qū)動，并具有由HDEL和LDEL設(shè)定死區(qū)時間。 BLI：B路低端輸入。VSS：芯片負(fù)電源。這個引腳能被0－15V（不高于VDD）信號驅(qū)動。當(dāng)該端置高時，4路輸出置低，并屏蔽所有其它輸入端。DIS：禁止輸入端。接到VDD 的上拉電流100uA，就能保持B 路BHI 為高電平。BLI高電平輸入時，可以禁止BHI的高電平輸入，以防止半橋直通。BHI：B路高端輸入。自舉二極管的負(fù)極和自舉電容的正極接這個引腳。BHB：B路高端自舉供電。為使性能最佳， 的低ESR和低ESL的旁路電容器。該基準(zhǔn)電源向內(nèi)部電路供電，也可向外部負(fù)載提供達(dá)5mA的電流。REF：是5V177。VDD：電源供電端。IC內(nèi)部的SYNC 電路是電平響應(yīng)型的， 的輸入端低門限電平。該雙向特性允許多個電源同步。當(dāng)用作輸出腳時，SYNC 能作時鐘信號，它與芯片內(nèi)部的時鐘脈沖相同。SYNC：振蕩器的同步端。另外，可用一只電阻器與電容器并聯(lián)，以限制SS/DISB 腳的最大電壓。該腳輸出一個電流IRT。如果檢測到過流信號，SS/DISB 將灌入一個10IRT 的電流，直到SS/DISB 。① 禁止模式：芯片的快速關(guān)閉是由如下任一種方法來實(shí)現(xiàn)的：在外部迫使SS/；在外部強(qiáng)迫VREF低于4V；VDD降到低于UVLO 欠壓鎖定門限電平；或者檢測到過流故障信號（CS=）。SS/DISB：軟啟動或禁止端。RT范圍為40～120KΩ。外部電容CT，是一個取決于RT大小的固定電流充電，從而使UCC3895 的振蕩器工作。在振蕩器的死區(qū)時間里，IC 內(nèi)部一只放電晶體管接通RAMP。RAMP：是脈寬調(diào)制PWM 比較器的反相輸入端。GND 和PGND 兩者應(yīng)在電路板上緊密聯(lián)結(jié)在一起靠近IC。為了抑制來自開關(guān)噪音對模擬電路的影響，UCC3895 有兩個不同的接地端。OUTC 是相對于OUTA 移相，而OUTD 則是相對于OUTB 移相。OUTC和OUTD 將驅(qū)動另一個半橋電路。它們工作在接近50%的占空比和一半的振蕩頻率。OUTA、OUTB、OUTC、OUTD：這四個是具有100mA 的互補(bǔ)MOS 驅(qū)動的輸出端，適用于FET 的驅(qū)動。EAN：誤差放大器的反相輸入端。為了優(yōu)化性能，需使這兩腳的雜散電容小于10pF。選擇延遲電阻器可限制電流不超過該最大值。每級的死區(qū)時間可按下式來設(shè)置：式中，VDEL用伏特，RDEL用歐姆，tDELAY用納秒。這個死區(qū)時間就是外部諧振開通或關(guān)斷發(fā)生的時刻。其中DELAB調(diào)節(jié)OUTA與OUTB開關(guān)之間的死區(qū)時間，DELCD調(diào)節(jié)OUTC與OUTD之間的死區(qū)時間。過流故障時使輸出禁止，同時也激活了一個稱為“軟停止”的周期，其過程十分平緩。它是電流測量比較器的反相輸入端，又是過流比較器和ADS 放大器的同相輸入端。該增加的下降時間將增大同步信號SYNC 的脈寬，從而限制了OUTA、OUTB 和OUTC、OUTD輸出脈沖之間的最大相移，因此限制了變換器的最大占空比。CT的范圍可從100～880pF。CT上的波形是一個鋸齒波， 。CT：振蕩器的定時電容器端。EAOUT在內(nèi)部被箝位到一個緩啟動的電壓。EAOUT：是誤差放大器的輸出端。在這種情況下，CS=0 時的延遲時間是CS=2V（峰值電流門限電平）時的4 倍，ADS 按如下公式改變延遲腳DELAB和DELCD 上的輸出電壓： 式中VCS 和VADS 單位是伏特。當(dāng)ADS 腳直接連接到CS 腳時，沒有延遲出現(xiàn)。 UCC3895引腳排列圖 UCC3895 內(nèi)部功能框圖ADS：自適應(yīng)延遲時間設(shè)置端。在t6時刻，Q3關(guān)斷，變換器開始另一半個周期的工作，其工作情況類似于上述的半個周期。此時，整流管DR1 關(guān)斷，DR2 流過全部負(fù)載電流。由于原邊電流仍不足以提供負(fù)載電流，負(fù)載電流仍由兩個整流管提供回路，因此原邊繞組電壓仍然為零，加在諧振電感兩端的電壓為電源電壓VIN，原邊電流反向增加。（6）開關(guān)模態(tài)5[t4～t5]。由于副邊兩個整流管同時導(dǎo)通，因此變壓器副邊繞組電壓為零，原邊繞組電壓也為零，這樣電源電壓VIN加在諧振電感兩端，原邊電流線性下降。Q4驅(qū)動信號之間的死區(qū)時間td(lag)t23，雖然此時Q2已開通，但Q2不流過電流，原邊電流由D2 流通。在t3時刻，D2自然導(dǎo)通，將Q2的電壓箝位在零電位，此時就可以開通Q2，Q2是零電壓開通。在t3時刻，當(dāng)C4的電壓上升到VIN，D2自然導(dǎo)通，結(jié)束這一開關(guān)模態(tài)。整流管DR1 和DR2 同時導(dǎo)通，將變壓器副邊繞組短接，這樣變壓器副邊繞組電壓為零，原邊繞組電壓也為零，VAB直接加在諧振電感Lr上。由于C4的存在，Q4是零電壓關(guān)斷。 開關(guān)模態(tài)2（4）開關(guān)模態(tài)3[t2～t3],。在這段時間里，原邊電流等于折算到原邊的濾波電感電流。Q3amp。雖然這時候Q3被開通，但并沒有電流流過，原邊電流由D3流通。 開
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1