【正文】 Altera公司的 Quartus?Ⅱ 軟件能自動組合 EAB形成設(shè)計(jì)者指定的 RAM。 如果需要，一個器件中的所有 EAB可級聯(lián)成一個單一 RAM。更大的 RAM可由多個 EAB組合在一起組成。這種自定序 RAM電路，只要求滿足全局時鐘的建立和保持時間。因?yàn)槭褂卯惒?RAM電路時，必須產(chǎn)生寫使能（ WE）信號，并確保數(shù)據(jù)和地址信號滿足相對 WE的建立和保持時間。 圖 FLEX 10K器件結(jié)構(gòu) EAB較 FPGA的優(yōu)點(diǎn)在于： FPGA用小陣列分布式 RAM塊實(shí)現(xiàn)板級 RAM功能，這些 RAM塊尺寸增大時其延時時間難以預(yù)測；此外， FPGA RAM塊易存在布線問題，因?yàn)樾?RAM塊必須連接到一起形成一個大的 RAM塊，相比之下， EAB可以用實(shí)現(xiàn)較大的專用 RAM塊，消除了相關(guān)的時序問題和布線問題。 EAB的快速時間通道使這一先進(jìn)特性得到進(jìn)一步加強(qiáng)，它允許設(shè)計(jì)者在沒有像 LE或 FPGA RAM塊存在布線延時的同一級邏輯中實(shí)現(xiàn)復(fù)雜的邏輯功能。 EAB的邏輯功能通過配置期間用只讀模式對 EAB編程產(chǎn)生一個大型 LUT來實(shí)現(xiàn)。 （ 1） EAB EAB是在 I/O接口上帶有寄存器的柔性（可變更） RAM塊，它用于實(shí)現(xiàn)一般陣列宏功能（ Mega function）。 LAB和 EAB通過 Fast Track連接。一組 LE構(gòu)成一個 LAB，多個 LAB成行成列排列組成邏輯陣列。 IOE還具有許多其他特性，如 JTAG編程支持、電壓擺率控制、三態(tài)緩沖和漏極開路輸出等。當(dāng) IOE作為輸入時，這些寄存器提供 建立時間和 0ns的保持時間。每個 IOE含有一個雙向緩沖器和一個可作為輸入 /輸出 /雙向寄存器的觸發(fā)器。 （ 3） Fast Track互連 FLEX 10K器件內(nèi)部信號的互連和器件引腳之間的信號互連是由縱橫貫穿整個器件的快速通道（ Fast Track）互連提供的。每個 LE包含一個 4輸入的查找表（ LUT）、一個可編程觸發(fā)器、進(jìn)位鏈和級聯(lián)鏈等。 ? （ 2）邏輯陣列 ? 邏輯陣列由一系列 LAB構(gòu)成。在要實(shí)現(xiàn)乘法器、微控制器、狀態(tài)機(jī)及復(fù)雜邏輯時，每個 EAB可貢獻(xiàn)100~600個門。 ? （ 1）嵌入式陣列 ? 嵌入式陣列由一系列嵌入式陣列塊（ EAB）構(gòu)成。四個全局信號可由四個專用輸入引腳驅(qū)動，也可以由器件內(nèi)部邏輯驅(qū)動。另外， FLEX 10K器件還包括六個用于驅(qū)動寄存器控制端的專用輸入引腳，以確保高速低失真（小于 ）控制信號的有效分布。 表 FLEX 10K典型器件的性能對照。 ⑨ 多種封裝形式：引腳范圍 84~600，封裝形式有 TQFP、 PQFP、 BGA和 PLC等。 ? ⑦ 強(qiáng)大的引腳功能：每個引腳都有一個獨(dú)立的三態(tài)輸出使能控制及漏極開路配置選項(xiàng)以及可編程輸出電壓擺率控制； FLEX 10KA、 FLEX 10KE、 FLEX 10KS器件支持熱插拔。 ? ⑤ 靈活的互連方式：具有快速、互連延時可預(yù)測的快速通道（ Fast Track）連續(xù)式布線結(jié)構(gòu)；實(shí)現(xiàn)快速加法、計(jì)數(shù)、比較等算術(shù)邏輯功能的專用進(jìn)位鏈；實(shí)現(xiàn)高速、多輸入（扇入）邏輯功能的專用級聯(lián)鏈；實(shí)現(xiàn)內(nèi)部三態(tài)總線的三態(tài)模擬；多達(dá)六個全局時鐘信號和四個全局清除信號。 ? ③ 低功耗：多數(shù)器件在靜態(tài)模式下電流小于 ，在 、 作。 ? 1． FLEX 10K器件特性 ? ① 嵌入式可編程邏輯器件提供了集成系統(tǒng)于單個可編程邏輯器件中的性能。 FLEX 10K系列容量可達(dá) 25萬門，能夠高密度、高速度、高性能地將整個數(shù)字系統(tǒng)，包括 32位多總線系統(tǒng)集成于單個器件中。 I nput D elay tIN In tern al O u tp u t E n ab le D elay tI OE(1 ) G lo b al C o n tr o l D elay tGL OB L o g ic A rray D elay tL A D R eg ist er C o n tr o l D elay tL A D tIC tEN S h ared E x p an d er D elay tS E XP P IA D elay tP I A P arallel E x p a n d e r D e l a y tP E XP F ast In p u t D elay tF I N( 1) I/O D elay tIO R eg ist er D elay tSU tH tP R E tC L R tRO tC OUB tF S U tFH C u tp u t D e l a y tO D 1 tO D 2(2 ) tO D 3 tXZ tZ X1 tZX 2(2 ) tZ X3(1 ) 圖 MAX 7000S/E器件定時模型 FLEX 10K器件 ? FLEX 10K器件是第一種嵌入式 PLD產(chǎn)品。 5． MAX 7000S/E器件定時模型 MAX 7000的定時關(guān)系可用 Quartus?Ⅱ 軟件、各種流行的工業(yè)標(biāo)準(zhǔn) CAE仿真器和定時分析器或用圖 。每一個可編程的 EEPROM位均可測試，所有內(nèi)部邏輯單元保證 100％可編程。如果設(shè)計(jì)中不需要 JTAG接口，則可將 JTAG引腳作為用戶 I/O引腳使用。為了加強(qiáng)對設(shè)計(jì)的驗(yàn)證，設(shè)計(jì)員還可以通過 Quartus?Ⅱ 執(zhí)行功能測試，將其與仿真結(jié)果進(jìn)行比較。 MPU執(zhí)行連通性檢驗(yàn)，以確保適配器和器件之間接觸良好。 可以利用在電路測試設(shè)備（例如 PC、嵌入式處理器等），通過 JAMTM編程測試語言對 MAX 7000S器件進(jìn)行編程。自適應(yīng)算法從被編程單元中讀取信息，并依此調(diào)整后續(xù)編程步驟以達(dá)到盡可能短的編程時間。當(dāng)系統(tǒng)已經(jīng)在現(xiàn)場運(yùn)行時，還可對 MAX 7000S器件重新編程。其中， ByteBlasterMV同時支持 、 、 ，可以取代 ByteBlaster。 MAX 7000S器件可通過編程工具下載的信息進(jìn)行編程。上拉阻值通常為 50k?。 MAX 7000S器件的結(jié)構(gòu)內(nèi)部能產(chǎn)生對 EEPROM單元進(jìn)行編程時所需的高電壓，因此，在系統(tǒng)編程中僅需要單一的 源電壓供電。 （ 2）在系統(tǒng) /在線編程 MAX 7000S器件通過一個 4引腳的工業(yè)標(biāo)準(zhǔn) JTAG接口（ IEEE －1990）進(jìn)行在系統(tǒng)編程（ ISP）。由于在EEPROM內(nèi)的編程數(shù)據(jù)是看不見的，利用